Не уверен, что вопрос для этого раздела...
Делается дизайн на базе Virtex-5 XC5VLX330, XC5VLX330T.
Для этого покупается комп. Нужно определиться с конфигурацией. Может кто-то порекомендовать конкретную модель MB (желательно, на основе личного опыта), не очень трудно доставабельную, отностительно беспроблемную и способную поддерживать 16Г памяти (судя по http://www.xilinx.com/ise/products/memory.htm#v5lx, пиковое потребление около 10Г). Купить MB, способную нести на себе 8Г не проблема, но 8Г мало.
Полная версия этой страницы: PC configuration for Virtex-5 development
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Во-первых, 10 гигов - это пик, на 8 гигах будет идти нормально с учетом наличия виртуальной памяти.
Но во-вторых: у вас что, весь этот проект будет один человек делать? Думаю, нет. Так вот, купите каждому инженеру по 4 гига памяти, и пусть делает свой кусок по Modular Flow, а потом просто соберете. В любом случае, пересинтезировать под эти чипы проект целиком, даже с учетом SmartGuide/Partition - тяжело будет на любой машине. А можно поставить один сервак на четырехядерном проце, и все пусть терминалами бездисковыми туда ходят, но это уже детали, главное - проект надо декомпозировать.
Но во-вторых: у вас что, весь этот проект будет один человек делать? Думаю, нет. Так вот, купите каждому инженеру по 4 гига памяти, и пусть делает свой кусок по Modular Flow, а потом просто соберете. В любом случае, пересинтезировать под эти чипы проект целиком, даже с учетом SmartGuide/Partition - тяжело будет на любой машине. А можно поставить один сервак на четырехядерном проце, и все пусть терминалами бездисковыми туда ходят, но это уже детали, главное - проект надо декомпозировать.
Цитата(DmitryR @ Jan 29 2008, 18:14) 
Во-первых, 10 гигов - это пик, на 8 гигах будет идти нормально с учетом наличия виртуальной памяти.
Поскольку проект состоит из нескольких FPGA, есть идея попробовать запускать разводку двух микросхем одновременно.Цитата
Но во-вторых: у вас что, весь этот проект будет один человек делать? Думаю, нет. Так вот, купите каждому инженеру по 4 гига памяти, и пусть делает свой кусок по Modular Flow, а потом просто соберете. В любом случае, пересинтезировать под эти чипы проект целиком, даже с учетом SmartGuide/Partition - тяжело будет на любой машине. А можно поставить один сервак на четырехядерном проце, и все пусть терминалами бездисковыми туда ходят, но это уже детали, главное - проект надо декомпозировать.
Это понятно.Спасибо.
Цитата(andrew_b @ Jan 30 2008, 09:11)
Поскольку проект состоит из нескольких FPGA, есть идея попробовать запускать разводку двух микросхем одновременно.
Тогда оптимально, чтобы каждый инженер делал кусок одной FPGA и кусок другой. Один синтезится - над другим думает. Хотя если нормально декомпозировать проект (на куски разумного размера) - двуядерник разведет два одновременно. Ну можно по 8 Гб поставить под такое дело, просто 16 Гб в одной машине - это только Xeon с FBDIMM, а это уже неразумно стоит. Сборка же проекта по Modular Flow - операция не слишком ресурсоемкая.
недавно делали проект на virtex4 sx55 и lx100, у производителя на сайте написано требования 12гб. купили комп, поставили (купили) redhat и получили много лишнего геморроя. реально память не требовалась более 1.5гб (заиспользовано до 80-90% ресурсов fpga). неделю помучились в linux, снесли, поставили win2k и все нормально.
больше проблем с modelsim. используем PE, 1ms симуляции 2-х fpga в сцепке занимает окло 20 минут на athlon64 2 core 3000+.
больше проблем с modelsim. используем PE, 1ms симуляции 2-х fpga в сцепке занимает окло 20 минут на athlon64 2 core 3000+.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.