Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Что за глюк в Xilinx WebPack ISE 8
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
kivl
Всем доброго времени суток

Вот вопросик. Синтезирую свой проект (WebPack ISE 8.1, Spartan 2), и выдается мне штук пять вот таких вот сообщений:

WARNING: Signal <dummy> is used but never assigned. Tied to value 0.


Относятся все сообщения к используемым мной ячейкам "and6" и "and7". Насколько я понимаю, имеется в виду, что к одному из контактов не подведен сигнал, хотя у меня на самом деле все подключено.

Кто что посоветует (загруженный в ПЛИС проект работает некорректно)?
Doka
Насколько я понимаю, внутри описанного вами модуля есть wire (внутренние сигналы) которые используются в правой части выражения присваивания, но которым самим никогда не присваивается значение, поэтому синтезатор считает их условно подключенными к уровню лог.0
L_Konstantin
Из моей практики, такие сообщения пишутся в двух случаях:
1. Действительно забыл что-то подсоединить.
2. Соединение есть, но синтесайзер оптимизировав решил что это лишнее и удалил.

Если все прозрачно, но схема не работает, то скорее всего второй вариант.
Проверка - изучить результат разводки (FloorPlan).
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.