При разработки ПП (использую ExpeditionPCB и CADENCE.SPB.15.7) с большим количеством диф. пар столкнулся с проблемой. Приходится свапировать пины по отдельности, это не совсем удобно, так как необходимо контролировать попадание цепи на соответствующий пин P или N. Когда на плате было порядка ста диф. пар это еще было терпимо, но когда их количество переваливает за тысячу это уже перебор, и трудоемкость разработки очень сильно возрастает. Если кто сталкивался с такой проблемой раскажите пожалуйста как вы выходили из этого положения.
Заранее спасибо.

Свапируйте gate. Нажмите для просмотра прикрепленного файла На фото вид PDB для этого - само PDB сделано автоматом из I/O_Designer, можете тоже самое сделать руками.