Здравствуйте! Подскажите, пожалуйста, кто знает, какая схемотехника у LVDS входа Stratix II? предположение, что это операционник - не проходит. Начало темы здесь: http://electronix.ru/forum/index.php?showt...mp;#entry370793
В кратце суть такая, что используется генератор Rakon на 25 МГц, он выдаёт около 1В peak-to-peak. Однополярный сигнал. Я его подаю через разделительный конденсатор на позитивный вход LVDS плисины, а на негативный вход подаю просто средний уровень 1,2 В. На позитивный вход также подаю это же смещение через индуктивность.
Я предполагал, что вход плисины - это операционник. Но похоже, что это не совсем так, вот и не работает.
Точнее работает, но с перебоями. Для проверки я подключил этот входной сигнал внутри плисины через делитель на выход на лампочку. По идее, лампочка должна мигать равномерно меандром. А она мигает то равномерно, то как попало. Стабильности нет.
Что можно в этой схеме изменить (из несложных переделок), чтобы заработало стабильно? Плисина в BGA-корпусе, поэтому крупных переделок не получится.
Сама схема здесь: http://electronix.ru/forum/index.php?act=A...st&id=18225

[quote name='Krys' post='370929' date='Feb 26 2008, 14:12']
Здравствуйте! Подскажите, пожалуйста, кто знает, какая схемотехника у LVDS входа Stratix II? предположение, что это операционник - не проходит. Начало темы здесь: http://electronix.ru/forum/index.php?showt...mp;#entry370793
[/quote]

Понятно, что это не в чистом виде операционник, которому все-таки свойственно поддерживать одинаковые потенциалы на своих входах, чего здесь не наблюдается. Т.е. имеем дифференциалный усилитель, возможно, на базе ОУ, которому для стабильной работы нужны определенные уровни сигналов на обоих входах.

Вот вы писали, что встроенный терминальный резистор 100 ом на LVDS входе не активизирован, а то
[/quote]
по осциллографу увидел бы уменьшение амплитуды на входе. А я ставлю щуп на входе - амплитуда в норме. Дело в чём-то ещё.
[/quote]

а что значит в норме? если 100 ом запараллелят два высокоомных входа, то ваш генератор может и не почувствовать разницы в нагрузке. Вы бы осциллограммы сигналов на обоих входах прислали посмотреть.

Дроссель в 1 мГн на 25 МГц? Конденсаторы где установлены? Не мешало бы осциллограмки привести. На обоих входах одновременно. А то окажется, что сигналы в фазе... VCC_PLL - это 1.2 В?

P.S. Слово "схемотехника" употреблять здесь неуместно - ибо LVDS -это физический интерфейс. Вам всего лишь нужно уложить Ваш сигнал в его спецификацию. Как оно там сделано внутри - до лампочки.

Это у меня обеспечивается согласно спецификации на плис:

Я попробовал его принудительно включить - оказалось на этом входе CLK3 вообще невозможно включить терминацию.
В норме - это согласно спецификации:

Конкретно - у меня по осциллографу амплитуда на позитивном входе 700..800 мВ.
Прислать не могу - нет возможности перегнать. Но уж поверьте моим глазам. На позитивном входе наблюдаются довольно чистые (без шума) импульсы, похожие на пилу, только со скруглёнными углами. На негативном входе - вообще ничего переменного осциллограф не видит - только постоянка 1,2 В.

Ага. А что не так? Я рассчитал его номинал исходя из того, что он не должен оказывать нагрузку на генератор, т.к. он 20 кОм только тянет. Но вроде тут без проблем. См. тему http://electronix.ru/forum/index.php?showt...mp;#entry370793
В миллиметрах двух от дросселя. А что?
Не могу привести. Но могу посмотреть. Кажет, что на позитивном есть переменка, на негативном - нет.
Ага.
Вы отчасти правы. Но я спрашивал не схемотехнику LVDS как интерфейса. А спрашивал схемотехнику входа (читай входного буфера) ПЛИС в режиме LVDS.
В том-то и дело, что по спецификации сигнал должен быть дифференциальный, а у меня однополярный. Поэтому уложить уже не получится. Приходится извращаться. А чтобы поизвращаться, нужно знать схемотехнику входного буфера.

1. А как насчет поставить дифференциальный буфер? То есть маааленькую микруху, которая из однополярного сигнала сделает дифференциальный?
2. Что если однополярный сигнал 1V p-p с добавленным 1.2 вольта DC принять не как дифференциальный, а как LVCMOS25?

А посмотрите как специфицируется условие переключения - речь идет о разности напряжений, и совершенно не важно как она, это разность, достигается - подачей парафазного сигнала или single - end с опорой. Разницы никакой. Могу сказать, что частенько использую трансляторы LVDS->LVCMOS для преобразования синуса в прямоугольный сигнал. В single - end включении. Проблем не встречал.

Все-таки, насчет дросселя. Я уверен, что self-resonance frequency вашего дросселя составляет от силы пару мегагерц, скорее всего - еще и меньше. А это значит, что на частоте 25 МГц его импеданс... уж не знаю даже какой . Когда Вы смотрите осциллографом сигнал - и он у Вас не вызывает нареканий - это может быть следствием внесения входной емкости осциллографа. Вы его убираете - и все плохо становится. Вообще, использовать генератор с такой малой нагрузочной способностью без буфера негоже. Даже на низких частотах.

max999 поставить жадность не позволяет?

А почему генератор, запитанный от 5 вольт выдает 1В.
Почему тогда сразу нельзя было взять pecl генератор.
И не все специализированные входы клоков под lvds задействовать.
(Почему Квартус отказался 100 ом активизировать)

Точные генераторы практически всегда выдают синус/ограниченный синус.

Спасибо. Тогда наверно не хватает аналого- цифрового компаратора.

Ну буфер городить на уже готовой плате несколько гиморно. А заранее я его не заложил, т.к. считал, что будет достаточно и той схемы, которую я сделал изначально. И до сих пор не понимаю, почему она не сработала.
А вот Ваша подсказка №2 - мне очень помогла. Я так и сделал, сейчас всё работает. Надо было сразу это попробовать, не пришлось бы столько возиться с паяльником и осциллографом в поисках причины. При том работает при установке стандарта как 2,5V для банка с питанием 2,5 В и как LVCMOS и LVTTL для банка с питанием 3,3 В.
Но хочется понять причину, почему не заработало то, что я заложил сразу. У меня по такому принципу заводится много сигналов. При том, я сейчас заморачивался с периодическим сигналом, в него завести смещение легко. А вот есть ещё целая параллельная шина, которая должна быть заведена как LVDS, но изначально сигналы однополярные. В них не получится завести смещение через индуктивность и разделительный конденсатор. И если моя схема не заработает, будет не смешно.
Поэтому и хочется понять, почему не работает то, что вроде бы ничему не противоречит.

Конечно, я так и предполагал. Думал, что вход можно представить дифференциальным. А вот не заработало. Хочу понять, почему.
Дело в том, что в таком случае, когда я подношу щуп осциллографа, тактовая должна подаваться правильно, и лампочка моя должна мигать ровно, а когда я убираю щуп - лампочка должна мигать по-старому, как попало. А на самом деле при подключении и отключении щупа осциллографа ничего не меняется, лампочка мигает как попало. Кроме того, если взглянуть на схему, там рядом с индуктивностью стоят блокировочные конденсаторы. Так что ёмкость щупа пренебрежимо мала по сравнению с этими ёмкостями блокировочных конденсаторов.
Я подумал также. Но если рассудить: у буфера также есть входной операционник, например (если говорить о компараторе в качестве буфера). Ну какая должна быть разница, буфер находится в отдельном компараторе или буфером является такой же операционник входного буфера ПЛИС? Вот я и подал сразу на буфер в ПЛИС.

Позволяет. Он не такой уж и дорогой. Я бы его, наверное, заложил в схему, если бы на тот момент знал о его существовании. На будущее учту, спасибо.


Ну потому что там терминация есть только на определённых входах. Поскольку мне по изначальной схеме включения терминация не требовалась, я даже не вчитывался, на каких входах этой терминации не будет. А теперь оказалось, что именно на этом входе её включить нельзя. Ну и чёрт с ней. Если бы была нужна терминация, я бы почитал датащит и подал сигнал на тот вход, где терминация включается.

А как вы планировали, что LVDS заработает без DC смещения? Там по спецификации оно одлжно быть. Потом, как уже говорилось, по спецификации оба провода LVDS должны меняться. То есть, если положительный выше 1.2, а отрицательный ниже - это 1, если отрицательный выше, и положительный ниже - то это ноль. А у вас отрицательный всегда 1.2, то есть в зоне гистерезиса. Поэтому переход уровня положительного провода через 1.2 иногда торкает, а иногда - нет, в зависимости от шума на отрицательном проводе.
Но параллельная шина наверное не 1 V p-p, поэтому я думаю, что не морочьтесь и примите ее тоже как LVCMOS.

и не только max можно пользовать - есть и NS DS90C031, прилично работает, и скоростные параметры неплохие

Смещение у меня заводится через индуктивность, если посмотрите на схему. Так что со смещением всё в порядке.
Если Ваша теория верна, то ни о каком операционнике на входе говорить не приходится. А я предполагал, что там именно операционник (ну точнее хотя бы дифференциальный каскад). Если никакого дифференциального каскада нет, то как же тогда подавлять синфазную помеху, что является неотъемлемой функцией дифференциальных стандартов? По Вашей теории, дифференциальный вход стратикса - это 2 обычных однополярных входа, выходы которых пропущены через комбинационную схему. Но тогда опять же ни о каком подавлении синфазной помехи речи быть не может.
Параллельная шина - это выходы с микрухи в стандарте PECL. Там размах тоже небольшой и смещение присутствует соответствующее. Вот я и побаиваюсь...
И главное, хочется докопаться до истины, почему моё предположение, что там на входе операционник, не прошло. Чтобы в будущем не прокалываться.

Так вроде Virtex-II умеет PECL принимать?


Забейте докапываться, в следующий раз сделайте просто по стандарту. IMHO.

Емкость осциллографа включена параллельно входу.



Буфер может быть построен как single-end усилитель. Более того - для высокостабильных генераторов именно так и надо делать.

А о какой терминации, собственно, речь? По моему, говорилось о том, что нагрузочная способность генератора весьма мала.

Вообще, если микросхема специфицирована для работы в каком-то режиме, а она не работает в при соблюдении этого режима, на 99.9% Вы делаете что-то не так... Просто еще раз пройдитесь и посмотрите, а то зацикливаешься, бывает...

У меня стратикс 2. Пекл она принимает очень коряво, с ограничениями, и то только на двух тактовых входах.
Не наш метод. Я упёртый, хочу докопаться до истины. Чтобы потом не попадать в просак не только в точно такой же ситуации (как Вы говорите, делать всё по стандарту), но и просто в подобной, когда, например, стандарта не существует.


Но и "блокирня", о которой я говорил - тоже параллельно, поэтому и ёмкость щупа не играет роли...
Можно поподробнее, пожалуйста, что Вы имеете в виду? Как single-ended усилитель принимает дифференциальный сигнал и подавляет синфазную помеху?
Да это в тестовых целях. Мне там говорили выше, что у меня терминация включена на ЛВДС-входе, из-за этого ничего и не работает. А я ответил, что на этом входе в принципе терминация не предусмотрена внутри ПЛИС.
Да я не соблюдаю режим в том плане, что у меня не дифференциальный сигнал. Все остальные параметры в норме.
Да я уже старался подумать, посмотреть. Пока ничего не нашёл. Поэтому и обратился к сообществу, может, кто-то уже наталкивался на подобное...

Если корявость заключается во входных согласующих резисторах на специализированном клоковом входе, так она только помогает пеклу работать.
На таких упертых наталкиваться не приходилось. Поставить кристалл в 100 ни долларов, и на копейках пытаться съэкономить. Пора с задумчивых из зарплаты вычитать.

Нет, совсем не в этом. А в том, что это работает только на клоковых входах и только на опредлённых. И при этом на таком входе ограничены скоростные характеристики. И при этом такой вход не ко всему можно подключать. Не ко всем ПЛЛ и пр.
Дело не в экономии вовсе. Дело в том, что чем проще схема, тем мне приятнее, что я её создал, что обошёлся без лишних деталей. Я пытался сделать схему без буфера между входом ПЛИС и генератором сигнала. И был совершенно уверен, что это должно работать. А теперь я хочу просто разобраться, где я неправ. Если всегда, натыкаясь на ошибки, не изучать до конца её суть, то как специалист вы развиваться будете слабо.
Вы что, Бог, чтобы Вам всё приходилось? Не много ли на себя берёте?

Вот нашёл документ, в котором сделано также, как у меня: Нажмите для просмотра прикрепленного файла
См. стр. 4 и 5, рисунки 11 и 12.
Так что теперь я вообще запутался.

single ended режим требует и 2x болще амплитуды. скорее всего в том и причина. как вариант без усилителя можете BALUN использовать.

Ничего не упомянули про значение VCCIO, для LVDS оно там требуется на разных входах разное, где-то 2.5, где-то 3.3, а где-то вообще не нужно.

Доброго времени суток.
С уверенностью 99.9% могу сказать что входная цепь представляет собой диф каскад структуры PECL
(Positiv Emiter Coupled Logic или ЭСЛ Эмитерно связанная логика). Суть структуры в том что ток через одно из плеч управляет током через другое. В применении к вашему случаю, на второе плечо необходимо подавать (в лучшем случае) точно среднее напряжение управления(тогда динамика изменения тока будет максимальной), или немного меньше требуемого, для того чтобы гарантированно не вводить пассивную часть схемы в "насыщение". Уровень смещения достаточно сильно зависит от партии кристаллов, поэтому его необходимо подбирать ручками(в небольших пределах).
Кроме того в зависимости от типа используемой технологии входной буффер может быть выполнен на биполярных транзисторах, а в этом случае при подаче на базу напряжения больше требуемого, велика вероятность попадания транзистора в насыщение с долгим выходом из этого состояния(помогает высоко омный, токоограничивающий резистор на входе). При применении полевых транзисторов, достаточно велики пролазы в последующие цепи через большую емкость затвора, что также приводит к не совсем корректной работе схемы.

Со своей стороны предлагаю нескололько уменьшить амплитуду тактового сигнала до 0,2-0,4 Vpp.
Поварьировать напряжение смещения на втором входе.
Но в любом случае, при использовании униполярного источника тактовой вы не получите тех характеристик которые заложены в возможности LVDS.