При разводке плат разводчик очень любит лепить вплотную переходные отверстия. При этом зазоры не нарушаются, т.к. цепь одна. И как то некрасиво и сверлильный станок жалко.
А как это можно запретить?
Полная версия этой страницы: При разводке лепит VIA вплотную!?
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Altium Designer, DXP, Protel
Если принадлежат одной цепи есть еще правило Hole to Hole
Задайте минимальную величину
Задайте минимальную величину
Цитата(Владимир @ Feb 27 2008, 12:15) 
Если принадлежат одной цепи есть еще правило Hole to Hole
Задайте минимальную величину
Задайте минимальную величину
Другой вариант - правило IsVia - IsVia с областью применения "Any Net".
У меня сейчас заданы следующие правила:
для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм
Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.
для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм
Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.
Цитата(avr90 @ Feb 28 2008, 07:54)
У меня сейчас заданы следующие правила:
для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм
Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.
для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм
Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.
Что-то слишком сложно.
Вот снимок правил реального проекта, в котором правило для переходных отверстий нормально работает.
Обратите внимание на слова "Any Net"!!!
Помогло, спасибо....
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.