Рисуем схему платы с Cyclone II и DDR2. Все адресные и управляющие выводы памяти (A0-A12, RAS, CAS и т.д.) находятся в одном банке. Но вообще пинов остро не хватает, поэтому хочется использовать оставшиеся в банке выводы под обычные 3.3 В сигналы. Будут ли они совместимы с выводами, отведёнными под DDR2? Нужна ли добавочная обвязка?

А как же они будут совместимы, если у DDR2 везде 1.8 вольта? На вход может они 3.3 и выдержат (по даташиту, толерантность к входному напряжению не зависит от Vccio), а чтобы сформировать 3.3 на выходе придется по транзистору поставить. А если они двунаправленные - то вообще ставить буфер. Но вообще присобачить к банку DDR2 еще посторонние сигналы - плохая идея, его бы хоть так заставить работать

Ну так у нас в текущей версии платы DDR2 работает, правда, на 48 МГц только. Но теперь число выводов повысилось, приходится устраивать им коммуналку.

Была идея объявить выводы 3.3 В как open drain - вроде должно помочь. Вопрос, насколько это правильно.

Смотря для чего, фронты просто будут медленные. Ну и PULLUP внешний на 3.3 надо не забыть.

Ни к чему хорошему это не приведет. Если с этим будет косяк - то плата будет не ремонтнопригодна, или же придется хитрить с цепями запитки банка модуля, подтягивающие резисторы и т.п. что бы в случае неудачи можно было бы хотя бы часть платы заставить работать.
Если надо - есть буферы от 1,5V <-> до 3,3V (двунаправленные). Возможно пара таких буферов спасут ситуацию (в какой-то ветке обсуждались такие буферы, если не ошибаюсь, то Analog Devices)