Полная версия этой страницы: PXA320 + DDR
Чего то не догоняю ... все DDR, что я смотрел, питаются от 2,5В (IO так же), а домен питания корки DDR у PXA320 требует 1.8В ...
Этих модификаций DDR x..ва туча. Может речь идет о Mobile DDR?
Поскольку у Mobile DDR несколько отличатся интерфейс от обычного DDR, то надо конкретно изучать DS на PXA.
Поскольку у Mobile DDR несколько отличатся интерфейс от обычного DDR, то надо конкретно изучать DS на PXA.
Цитата(3.14 @ Mar 11 2008, 12:52) 
Чего то не догоняю ... все DDR, что я смотрел, питаются от 2,5В (IO так же), а домен питания корки DDR у PXA320 требует 1.8В ...
Похоже на то, но пока упоминаний в доке найти не могу ...
Мда-а, с докой у Марвела просто пепец ...
MobileDDR, кроме меньшего напряжения и интерфейс имеют не SSTL а LVCMOS.
Нельзя понять однозначно из доки какой интерфейс (в случае с SSTL терминация нужна ...) выдаст PXА320
В DG на проц вообще упоминания на SSTL нет (кроме одного параграфа о режиме энергопотребления с общими фразами), из картинок рекомендуемых линий связи с DDR следует что все-таки не SSTL.
В EMTS (электрическая и механическая спецификация) на проц в описании сигналов DDR уже появляется ссылка на SSTL, тут же вскользь отсылают за разъяснениями в описание на контроллер памяти и указывают биты (по названию, управляющие типом интерфейса DDR), а в описании на контроллер памяти этих битов управления и в помине нет
Таким макаром запросто 2-3k$ на создание прототипа в трубу вылетят
MobileDDR, кроме меньшего напряжения и интерфейс имеют не SSTL а LVCMOS.
Нельзя понять однозначно из доки какой интерфейс (в случае с SSTL терминация нужна ...) выдаст PXА320
В DG на проц вообще упоминания на SSTL нет (кроме одного параграфа о режиме энергопотребления с общими фразами), из картинок рекомендуемых линий связи с DDR следует что все-таки не SSTL.
В EMTS (электрическая и механическая спецификация) на проц в описании сигналов DDR уже появляется ссылка на SSTL, тут же вскользь отсылают за разъяснениями в описание на контроллер памяти и указывают биты (по названию, управляющие типом интерфейса DDR), а в описании на контроллер памяти этих битов управления и в помине нет
Таким макаром запросто 2-3k$ на создание прототипа в трубу вылетят
http://www.denalisoft.co.jp/memcon-tokyo/docs/0915-004.pdf
Если не ошибаюсь в Mobile DDR SSTL - только для клока (который и есть дифференциальный), а для остальных сигналов - LVCMOS.
Думаю, в стандарте на DDR SDRAM это все будет описано (см. www.jedec.org)
Если не ошибаюсь в Mobile DDR SSTL - только для клока (который и есть дифференциальный), а для остальных сигналов - LVCMOS.
Думаю, в стандарте на DDR SDRAM это все будет описано (см. www.jedec.org)
Цитата(cioma @ Mar 27 2008, 13:37)
http://www.denalisoft.co.jp/memcon-tokyo/docs/0915-004.pdf
Если не ошибаюсь в Mobile DDR SSTL - только для клока (который и есть дифференциальный), а для остальных сигналов - LVCMOS.
Думаю, в стандарте на DDR SDRAM это все будет описано (см. www.jedec.org)
Если не ошибаюсь в Mobile DDR SSTL - только для клока (который и есть дифференциальный), а для остальных сигналов - LVCMOS.
Думаю, в стандарте на DDR SDRAM это все будет описано (см. www.jedec.org)
Не прав я, у Mobile DDR все сигналы - LVCMOS (1.8В), клок - тоже дифференциальный LVCMOS.
Вот здесь есть немного информации:
http://electronix.ru/forum/index.php?showt...1&st=0&
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.