Подкиньте идейку:
две FPGA должны дружить по SerDes MAX9217 и MAX9218.
Подаем на MAX9217 клок (пробовал весь диапазон) данные RGB сменяются
контрольными как положено.
В результате частота на выходе LVDS пары примерно в 1,5 раза меньше чем тактовая,
не зависимо от установок RNG и MOD!
В чем может быть засада может кто с ними работал?
(схема, pdf)