Появилась необходимость реализовать Bert для потока E1 на плис.Не могли вы помочь в его реализации: стандарты от чего отлокнуться, что почитать, может быть готовые проекты.

Если Вы говорите о Bit Error Rate Test, я предполагаю что имеется в виду серийный BERT, для тесторованья серийных потоков. Существуют готовые test patterns которыми рекомендуют пользоватся, и я их тоже использовал для BER testing вполдь до 10Gb/s. Быстрее не приходилось. Они описанны на сайте ITU - http://www.itu.int/rec/T-REC-O/e. Смотрите от O.150 до O.153. Что-бы реализовать test patterns с О.151 надо использовать LFSR - linear feedback shift registers, и это будет работать до скоростей в раёне пару сотен Hz. Для более скоросного теста надо будет ставить сдвиговые регистры параллельно, что бы clock (тактовый сигнал?) на плисе был нормальный.

Спасибо Буду разбираться

Если вам не сложно не могли бы скинуть сам проект или хотя бы его скриншот.Заранее спасибо

Я ориентировался по следущей информации - http://ieeexplore.ieee.org/Xplore/login.js...3706.pdf?temp=x
Если нет доступа к IEEE Xplore, попросите кого-нибудь в этой ветке - http://electronix.ru/forum/index.php?s=&am...st&p=388633. Еще помню мы пользовались китом, от него есть старые доки...

Спасибо

хех... с доступа туда - немного толку... вот у меня он есть - и все равно 13 баксов за материал хотят...

Делаю проект на основе приложенной схемы для BER.Появились некоторые вопросы
1. Изначально последовательность 0 и 1 - может быть любая?
2. Как реализовать сложение ошибок (т.е Ber calculation) и определять bit slip
Заранее спасибо