Имеется ISE 10.1 и QuestaSim 6.3f.
Начал делать проект для Spartan-3E. В них вместо простых DCM используются новые модули под названием DSM_SP, которые функционально аналогичны простым DCM.
При моделировании возникла проблема: при моделировании DCM_SP не выдает сигнал locked. Для проверки своих предположений я создал модуль с помощью Architecture Wizard, в котором инстанцируется DCM_SP. Промоделировал его и симптомы получил те же самые: locked отсутствует.
Тут меня осенила мысль: "а что если в модуле, сделанном Architecture Wizard, заменить название компонента DCM_SP на DCM и промоделировать?". Сказано - сделано, заменил и промоделировал. При этом locked установился в правильное значение =1 (тестбенч при этом не изменялся). Поменял обратно - опять locked стоит в нуле.
В связи с этим вопрос: кто-нибудь сталкивался с подобной проблемой? Или это только я что-то делаю не так.

PS: Проверил тот же модуль для ISE 9.2i SP3 и QuestaSim 6.3f/6.3c. Все работает нормально. Вывод - проблема в ISE 10.1?

Да, похоже что проблема действительно в ISE 10.1, точнее в ее библиотеке unisim_VITAL.vhd.
В описании компонента DCM_SP обнаружились такие строчки в конце архитектуры:
-- LOCKED <= locked_out_out after 100 ps;
PSDONE <= psdone_out;
-- LOCKED_sig <= locked_out_out after 100 ps;
Видимо, кто-то добрый забыл нужную строчку раскоментировать.
Для библиотеки Verilog'a такой проблемы быть не должно. Так присвоение есть.

Остается только добавить, что столкнулся точно с такой же проблемой отсутствия locked) Матерился достаточно долго.. забавно, что проблема возникла вчера

У меня она тоже возникла вчера, просто занялся я ей сегодня.
После раскоментирования присваивания и перекомпиляции библиотек все встало на свои места.

В ISE 10.1i SP2 эту проблему поправили. Теперь все нормально.
Только после установки SP2 нужно выполнить перекомпиляцию библиотек.