Привет всем!
Интересует такой вопрос - можно ли в Quartus зашифровать сделанный проект (например написанный на VHDL) и сделать из него символ, который в дальнейшем можно вставлять в другие проекты и при этом нельзя былобы его просматривать и изменять?
Полная версия этой страницы: Защита проекта в Quartus
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Styv @ May 3 2005, 18:16)
Привет всем!
Интересует такой вопрос - можно ли в Quartus зашифровать сделанный проект (например написанный на VHDL) и сделать из него символ, который в дальнейшем можно вставлять в другие проекты и при этом нельзя былобы его просматривать и изменять?
Интересует такой вопрос - можно ли в Quartus зашифровать сделанный проект (например написанный на VHDL) и сделать из него символ, который в дальнейшем можно вставлять в другие проекты и при этом нельзя былобы его просматривать и изменять?
Используйте Logic Lock. После синтеза получите vqm файл, который можете вместе с соответствующим символом передавать в другие проекты (тип кристалла должен быть тот же!!). Изменить никто ничего не сможет.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.