Добрый день!

Накопились несколько вопросов по DC и Expedition(2005):
1. Почитал в тренингах по формированию bom-файла, всё понятно, за исключением следующего:
можно ли получить, написав только конфигурац. файл для утилиты CDB to BOM, перечень элементов в виде, например: (а, b, c - разные part number)
С1, С2 a
C3 b
С4-С10 a
C11 c
т.е. мне хочется что бы все одинаковые part number не сливались в одну строчку, а шли последовательно с увеличением Refdes, но в тоже время при последовательностях одинаковых Refdes'ов они сливались в одну строчку (C4-C10 в примере) (понятно что можно написать простенькую программку обрабатывающую bom-файл, но мне интересно - можно ли получить то что надо сразу)

2. В проекте используется память DDR (4 микросхемы) и ест-но есть ограничения и выравнивание длин,
но есть проблемка. Возъмем для примера шину адреса, её структура:
формирователь - резистор - DDR1 - DDR2 - DDR3 - DDR4 - резистор к питанию
Мне надо выровнять днину: формирователь - DDR1
Ввожу топологию custom и нужную последовательность. Ввожу pin pair: формирователь - DDR1. Ставлю в столбцах match у pin pair каждого адресного разряда одинаковае значения DDR_ADR. Всё разводится как надо, но в CES, после подгрузки актуальных значений, не пишется актуальная длина этой pin pair (для всех разрядов). Пишется длины участка до резистора, после резистора. А у pin pair: актуальная длина - 0, delta - 0, range - 0:0
На разводке при этом видно что какое-то выравнивание происходит. Как можно проконтролировать что и как навыравнивал авторазводчик?

3. Можно ли в Expedition разукрасить маркировку и цвет площадок одинаковых part number в один цвет? У нас на перед пайкой монтажники разукрашивают сборочный чертёж цветными карандашами помечая одним цветом одинаковые резисторы, конденсаторы и т.п. - им так удобно паять. При большом количестве пассивных деталей это занимает много времени. Хочется немного облегчить им жизнь и выпустить цветной сборочный чертёж

Есть еще несколько вопросов:

1. Есть та же адресная шина DDR (см. вопрос 2 в пред. письме)
Я ввел netline order - custom для A0, ввел 3 pin pair, ввел выравнивание для одной pin pair (сумма двух других) и сделал на основе A0 template.
Применяю этот template к другим адресным линиям - всё нормально (тест проходит нормально, создаются pin-pair, формула выравнивания создается и автоматом корректируется), за исключением того что не копируется порядок цепи custom. После применения template например к А1 - для А1 пишется что порядок custom и он задан (стоит 'yes') (тоже стоит и у физ. цепей), но если зайти в редактирование "netline order" то там задана только первая часть цепи: формирователь-резистор, а для цепи резистор-DDR1-DDR2-DDR3-DDR4-резистор порядок не задан.
это я делаю что-то не так или это глюк?

1. Таких стандартных настроек, поэтому в любом случае дописывать или через внутренний IP или внешнюю подпрограмму.
2. Пришлите мне ваш пример (нет времени создавать самому). fill@megratec.ru
3. В нашей конференции выкладывали утилиту Раскраска, но ее надо будет доработать под ваши требования (ибо она делает только два цвета, различая все конденсаторы и резисторы)



Пример пришлите.