Цитата
Читайте внимательно datasheet. SCLK это вход (Digital input), а не выход. К тому же интерфейс там не совсем SPI. Скорее даже совсем не SPI. Да, синхронный интерфейс, но не SPI.
Да, действительно, не SPI. Ну и фиг с ним, будем другой ногой данные хапать.

К стати, поскольку про частоту SCLK сказано только то, что она independently от мастер clock'а я так понимаю, единственнное условие по частоте SCLK - успеть выбрать содержимое регистра до готовности следующего цикла?
Цитата(Tolyaha @ May 5 2008, 09:52)

Обратите внимание на то, что готовность преобразования он генерит импульсом по цепи передачи данных (что порой не очень удобно).
Ну да, Texas Instruments предлагает этот импульс (DRDY) использовать для запроса прерывания, а пока на этом же проводе пляшут данные прерывание замаскировано обработчиком. Хотя мне это тоже не нравиться.
Есть еще один минус, выборки довольно трудно привязать к абсолютному времени. После спада имульса синхронизации нужно отсчитать ни много ни мало 314 +6 +6 клоков. А потом еще, наверное, выкинуть первые несколько измерений (это мои личные опасения).