Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: начал работать в I/O Designer
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Mentor-ExpeditionPCB
B-52
Народ, кто уже работает в I/O Designer?
Объясните пожалуйста как в нем на основе .ucf - файла получить законченный элемент схемы, в котором бы уже отражались свойства swap group пинов.
Например, у меня пока только получилось создать элементы для design capture и на их основе сделать новый part number. Но какой от этого толк, если все равно потом опять приходится задавать swap-группы в library manager?
Объясните плз.
fill
Цитата(B-52 @ May 11 2005, 10:18)
Народ, кто уже работает в I/O Designer?
Объясните пожалуйста как в нем на основе .ucf - файла получить законченный элемент схемы, в котором бы уже отражались свойства swap group пинов.
Например, у меня пока только получилось создать элементы для design capture и на их основе сделать новый part number. Но какой от этого толк, если все равно потом опять приходится задавать swap-группы в library manager?
Объясните плз.
*


http://www.megratec.ru/forum/?Page=0&Id=1368
B-52
fill, расскажите пожалуйста как делать правильный update символов в I/O Designer после свопа на плате, чтобы перегенерить ucf-файл для FPGA?
fill
Цитата(B-52 @ May 20 2005, 14:17)
fill, расскажите пожалуйста как делать правильный update символов в I/O Designer после свопа на плате, чтобы перегенерить ucf-файл для FPGA?
*


Непонятно зачем делать обновление символов в данном случае.
А вообще процедура нужная Вам:
1. Сделали перестановку пинов на плате.
2. Сделали обратную аннотацию - имеем новые номера в схеме
3. Сделали Update внутри I/O Designer (галочка на проекте платы) - имеем новые номера в I/O Designer
4. Генерим ucf-файл (если перед генерацией в установках проекта указать новый ucf-файл то соответственно в него и запушутся новые данные, при этом сохранится и старый, на всякий случай)
B-52
Цитата(fill @ May 25 2005, 15:06)
3. Сделали Update внутри I/O Designer (галочка на проекте платы) - имеем новые номера в I/O Designer


fill, у меня не получается проапдейтить.
при апдейте символов в I/O Designer получаю сообщение "Export process completed with errors"
В настройках Pcb Flow стоит путь к pcb-проекту платы и его базе.
Что я мог "проморгать" в проекте?
Спасибо.

...импорт символа тоже не проходит
B-52
Итак, последовательность моих действий при создании символов FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?
fill
Цитата(B-52 @ May 27 2005, 15:32)
Итак, последовательность моих действий при создании символов  FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?
*


Извините за задержку с ответом - сильно занят.
Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.
Да и еще сразу - если в I/O Designer хотите видеть "резинки" (связи с другими компонентами с платы) подключите не *.prj, а *.lyt (в строке Layout)
B-52
Цитата(fill @ Jun 3 2005, 14:09)
Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.
*


fill, Вы имеете ввиду, что для каждого символа PCB в IOD нужно создать символ Functional?
fill
Цитата(B-52 @ Jun 6 2005, 14:14)
Цитата(fill @ Jun 3 2005, 14:09)
Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.
*


fill, Вы имеете ввиду, что для каждого символа PCB в IOD нужно создать символ Functional?
*



Функциональный символ, это символ на котором например шину можно представить одним пином (т.е вместо 64 пинов имеем один на 64 разряда). Он используется для иерархического проектирования. Имена пинов на нем = имена сигналов. Например:
- разбили ПЛИС на 5 банков (символов)
- сделали один функциональный символ (для все ПЛИС)
- после генерации Схемы и символов, получим:
--- функциональный символ (блок - вся ПЛИС)
--- набор из 5 символов (части ПЛИС)
--- схема на которой расположены 5 символов (части ПЛИС) с цепями названными как сигналы, при этом схема синхронизирована по иерархии с функциональным символом.
Таким образом если например разместить на схеме проекта платы функциональный символ это все равно что разместить все 5 отдельных символов частей ПЛИС, т.к если сделать PUSH в функциональный символ, откроется сгенеренная схема на которой расположены 5 символов (части ПЛИС).
B-52
Создал Functionla Block.
При апдейте из схемы проекта получаю в IOD console строки:

"PinName 1 already exist in symbol CAP_32_NP

Export process completed with errors
No symbols or schematics found"

В log-файле просматриваю список символов и вижу, что CAP_32_NP в списке стоит 2 раза. Понять ничего не могу, но знаю, что это неправильно, т.к. всех остальных наименований по однмоу.
Что мне в этом случае теперь делать в схеме?
fill
Цитата(B-52 @ Jun 6 2005, 16:15)
Создал Functionla Block.
При апдейте из схемы проекта получаю в IOD console строки:

"PinName 1 already exist in symbol CAP_32_NP

Export process completed with errors
No symbols or schematics found"

В log-файле просматриваю список символов и вижу, что CAP_32_NP в списке стоит 2 раза. Понять ничего не могу, но знаю, что это неправильно, т.к. всех остальных наименований по однмоу.
Что мне в этом случае теперь делать в схеме?
*


1. Не видя проекта трудно что-либо определенное сказать.
2. Попробуйте для начала создать новый проект в IOD, в нем корректно создать символ блока и символы PCB (или через визард, или в ручную - сначала символ блока, потом символы PCB чтобы создалась ассоциация.
"Откатайте" последовательность операций на этом корректном проекте. Потом можно будет и начать разбираться со старым (не работающим).
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.