Подскажите, как на VHDL можно сгенерировать и заполнить таблицу(массив) значениями битов?

2crmk -
Можете уточнить, что вам именно нужно.. А то как то расплывчасто..
Например сгенерить - как именно?

signal MASSIV: std_logic_vector(15 downto 0) := "0011101010101100";

Примерно так.

Kuzmi4
Мне нужно сгенерировать 0 или 1 и записать в массив, но я незнаю как организовать генерацию... Подскажите плз

2 crmk -
Какую именно вам нужно организовать генерацию ?
То что привёл Amper25 - тоже в своём роде генерация.
Если генератор какой либо нужен типа рандома - то вам сюда

Кстати, массив - строка или типа матрицы MxN ?

Нужно матрицу NxN заполнить значениями.
Генерация случайной величины, равномерно распределенной на промежутке (0,1).

Спасибо за ссылку.

2 crmk -
Ну так тогда ваяете ваш тип - массив из М стд_ложиков от N до 0 (или наоборот - не суть важно), ну а как их заполнить - вроде бы достаточно разжёвано в приведённой выше ссылке.

2 Kuzmi4 -
Спасибо за помощь.