Не удаётся запустить симуляцию проекта (behavioral model) с контроллером FLASH памяти разрядностью шины данных 16 бит. Моделсим вот что выдаёт:

# Loading emc_common_v2_02_a.mem_steer(imp)
# ** Fatal: (vsim-3420) Array lengths do not match. Left is 32 (0 to 31). Right is 16 (0 to 15).
# Time: 0 ps Iteration: 0 Instance: /system/flash/flash/emc_ctrl_i/mem_steer_i/rddata_path_gen File: C:/Xilinx/10.1/EDK/hw/XilinxProcessorIPLib/pcores/emc_common_v2_02_a/hdl/vhdl/mem_steer.vhd

При компиляции прошивки всё проходит нормально,в железе пока проверить не удалось из-за отстутствия оного. Если изменить разрядность на 32,то всё работает,но хотелось бы всётаки работать с родной флешкой.

Флешка подключена вот так:

BEGIN xps_mch_emc
PARAMETER INSTANCE = FLASH
PARAMETER HW_VER = 1.01.a
PARAMETER C_MAX_MEM_WIDTH = 16
PARAMETER C_MEM0_WIDTH = 16
PARAMETER C_TCEDV_PS_MEM_0 = 110000
PARAMETER C_TAVDV_PS_MEM_0 = 110000
PARAMETER C_THZCE_PS_MEM_0 = 20000
PARAMETER C_THZOE_PS_MEM_0 = 20000
PARAMETER C_TWC_PS_MEM_0 = 110000
PARAMETER C_TWP_PS_MEM_0 = 35000
PARAMETER C_MEM0_BASEADDR = 0x00000000
PARAMETER C_MEM0_HIGHADDR = 0x03ffffff
PARAMETER C_MEM1_WIDTH = 16
PARAMETER C_MEM2_WIDTH = 16
PARAMETER C_MEM3_WIDTH = 16
BUS_INTERFACE SPLB = plb
PORT Mem_DQ = FLASH_Mem_DQ
PORT Mem_A = FLASH_Mem_A_FULL
PORT Mem_OEN = FLASH_Mem_OEN
PORT Mem_CEN = FLASH_Mem_CEN
PORT Mem_WEN = FLASH_Mem_WEN
END

ЕДК 10.1 sp1
Modelsim 6.3d

Может кто сталкивался с подобной проблемой?
Заранее спасибо.

Вставьте
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_0 = 1