Частота выходных данных АЦП 100МГц. Типикал значение фронтов 500ps. Расстояние до ПЛИС порядка 1-2 см.
Планирую землю во всех слоях под центром АЦП разрезать, соединить в нескольких местах ноль-омными резисторами. Прошить по краям по три ряда переходных отверстий. Надеюсь это несколько уменьшит влияние на аналоговую часть от LVDS выходов АЦП и от остальной цифровой части.

Далее, могу сильно заблуждаться, но мне кажется, нужно как то уменьшить влияние LVDS линий на землю. Может попробовать уменьшать погонную ёмкость за счёт удаления плоскости земли от LVDS линий? Даже может быть в ущерб дифф. волновому сопротивлению (которое д.б. 100 Ом)? Может LVDS пары в этом плане развести во внутреннем слое?

У AD главная рекомендация по снижению наводок LVDS->Analog, это установка буферов на шине, и развязка по питанию - АЦП полностью на аналоговом, а вот буфер уже на цифровом. И от ПЛИСы лучше уж отодвинуть тогда подальше...

спасибо за совет, идея хорошая, но к сожалению, некуда двигать ПЛИС, места крайне мало и буфера по той же причине очень напряжно будет добавлять.

А что мерять то будете? Параметры входного сигнала каковы? Разрядность преобразования?

Входной сигнал 40КГц на несущей 25МГц, аплитуда в районе full-scale пополам.
Частота оцифровки 100Мгц
Разрядность 16-ть, SNR АЦП порядка 77дб.
В цифре децимация на 1000.
После БПФ 2k и уровень шума и спуров должен быть в районе 100-120дб (сколько уж возможно).

Так что любые наводки от цифровой части критичны, я даже подозреваю, что более критичны будут наводки на тактовую частоту оцифровки.

Не... Самые критичные будут наводки тактовой на аналог, а не наоборот.

full-scale у Вашего АЦП это сколько?
Несущая так же будет оцифровываться?

full scale = 1.25В, несущая тоже оцифровывается

Предлагаю почитать здесь:
ЗАЗЕМЛЕНИЕ В СИСТЕМАХ СО СМЕШАННЫМИ СИГНАЛАМИ
Может пригодится.

LVDS строго дифференциальными парами, правильное разделение аналоговой и цифровой земли, конечно)))