Вот, думаю, попробую попользовать память при помощи Memory Interfase Generator. Через мастера IP cores создал корку, она появилась в структуре проекта главного окна, а в библиотеке элементов схематического редактора ее нет.
В чём может быть причина?

zherdiy:
Memory Interfase Generator создает IP cores в виде языкового описания(VHDL/VRILOG).
Создайте из этого описания схематик элемент и сможите использовать в своем проекте.

А я то думал, что можно просто ХСО добавить, как и с другими корками. В общем теперь добавил в проект mig.vhd со всей его разветвленной структурой и попытался сделать элемент. Выдал он мне ошибку:
ERROR:HDLParsers:3014 -"D:/.../mig/user_design/rtl/mig_s3_dm_iob_0.vhd" Line 25. Library unit mig_parameters_0 is not available in library work.

И чего сиё означает?
Попробую с нуля повторить, но боюсь опять не пойдет.

Нет, прошло нормально и получился схематический элемент. Теперь вопросы:
1) всегда ли нужна инициализация памяти?
2) что это за составной user_input_addres? Как его использовать и как он преобразуется в реальный адрес памяти? Почему он на 26 бит при выходной шине адресов в 13 бит?
3) что за шина user_data_mask? Зачем мне маска и почему входная маска на 4бита, а выходная всего на 2?

Попробую задать вопрос по картинке (см. прикреп. внизу)
1) Так и не понял какой толщины шина user_input_data и зачем ее разбили на 4 части? Это вид данных, который Я даю в контроллер, или это вид, в котором он мои данные принимает?
2) Так и не понял, как пользоваться маской данных. На картинке ее почему-то нет.
3) Как пользоваться составным (row+column+bank adress) адресом?

Для справки: MIG у меня такой
- burst_lenght = 4
- row = 13
- column = 10
- bank adress = 2
- user input data = 32