Коллеги!

Вопрос в том, собственно TLB должна размещаться в кэшируемой или некэшируемой области памяти? Влияет ли ее размещение на быстродействие системы?

TLB (Transition Lookaside buffer) Вы вообще нигде разместить не можете: это уже сделали инженеры ARM

Если же речь идет о Translation Table, то её можно размещать где угодно - обращения все равно идут мимо кэша.

Конечно же речь идет о TTB (виноват). А интересно, откуда подчерпнута информация от том, что обращение к этой таблице идет мимо кэша?

чeрез кэш оно идти не может - получится зaмкнутый круг, тaм адреса виртуaльныe.

Вот это-то и не понятно. Положим сконфигурировали SDRAM так, что его виртуальные адреса отличаются от физических. Если TTB размещается в кэшируемой области SDRAM мы должны указать конкретный, но витуальный, адрес. Соответственно в регистр C2 заносится виртуальный адрес таблицы. Или нет?

Физический, естественно.

Спасибо за советы. В DDI 0151C от ARM про это нашел. Несколько раз этот документ читал, но эти нюансы как-то ускользали.