Для конфигурации Stratix II используется конфигурационная флеш EPC16QI100. Схема конфигурирования Passive serial (PS), для обновления прошивки уже в устройстве используется внешний интерфейс EPC16. Внешняя шина флеш подключается к шине ПЛИС и DSP. Во время загрузки конфигурации в ПЛИС шина находится в Z-состоянии. Схема подключения по handbook Stratix II. POR: ПЛИС - 12 мс, флеш - 100м. На выводе CE# флеш подтягивающий резистор 10 кОм на VCC.
Проблема: загрузка происходит нестабильно, иногда в течении дня (30-40 включений) ни одного сбоя, а иногда с 5-го раза загрузится.
В чем может быть проблема?

Имеются аналогичные проблемы. В последнее время добавилась ещё одна: при программировании по JTAG конфигурационная EPROM нормально загружается (проходит верификацию), а при включении питания загрузка конфигурации происходит не нормально. Считывается значительно меньший объём информации, её содержание неправильное. При этом обнаружено, что многие фрагменты загружаемой информации представляют собой многократно повторяющиеся одинаковые последовательности из 8 бит. Есть предположение, что неверно работает внутренний счётчик адреса конфигурационной EPROM (не инкрементируется в нужное время). Изготовлено 5 плат. Проблема только на одной. Меняли FPGA и конфигурационные EPROM, прозванивали печать. Всё тщетно.
Хотел задать вопрос, возникали ли у кого-либо такие же проблемы.