Цитата(DmitryR @ Sep 30 2011, 15:11)
Я сделал для Альтеры все на Stratix IV kit, лежит на OpenCores "OpenSPARC-based SoC" (sparc64soc). Основные достижения:
- мост 2xCPU<->Wishbone с поддержкой когеррентности L1 кэшей
- Ethernet MAC.
- переделан блок РОН, синтезируется в блочную память, а не в рассыпуху, как было изначально.
Линукс у нас стартовал, солярку ниасилили. В двуядерной системе и Ethernet оставались какие-то баги, с одним процом работало нормально.
Кому надо - расскажу, как сделать к нему L2 на FPGA, порвете Гейслера в клочья с его Леоном.
да возьмите у того же Гейслера L2 и порвите
правда у него он в АМБУ 2 ставится с обоих сторон, с AXI наверно помоднее было бы
а до какой-нибудь практики дошло с опенспарком? или все-таки пока просто для удовлетворения любопытства?
есть замечания к гейслеровскому леону, есть, даже к леон4...
