я с плисами только начинаю пытаться работать, как-то все больше с МК было, но тут стала задача использовать ddr. Я честно не очень то и представляю как с ней работать, всмысле какую плис для этого использовать...может есть какой контроллер ddr готовый...правда мне еще кое-какие функции надо будет реализовать, я думал это все в одной плис сделать
подскажите какую связку для этого всего придумать, или почитать где, ткните пожалуйста носом...
если неправильные вопросы задаю, не бейте ногами, поправьте если можно =)
Заранее спасибо

Вариантов реализаций данной задачи очень много. Раскажу про, что знаю. У Xilinx есть бесплатный контроллер DDR/DDR2 (говорят уже есть DDR3, но сам не пробывал). Каких либо серьезный проблем с использованием контроллера нет. Интерфейс с пользовательским приложением достаточно простой фифо для данных на запись, фифо на чтение, адресное фифо.
Ядро занимает порядка 600-900 slice если мне не изменяет память. Тоесть в средний Spartan-3 (A/AN/E/DSP) влезет и еще место останится.
Вобщемто FPGA зависит в основном от того, что Вы еще планируете реализовывать в кристалле.

Какая именно у вас ddr, статическая или динамическая?

Если динамика, то вот тут обсуждали
http://electronix.ru/forum/index.php?showt...mp;#entry405133

Если статика, то можете конечно поискать готовый контроллер xilinxa, но смотря что и как вам надо писать в память, может будет проще самому интерфейс к памяти сделать. Ведь статика тем и хороша, что все просто, представте, что у вам много много триггеров. Данные и адрес выставили, по фронту тактового сигнала все это в память захлопнулось, плюс еще несколько управляющих сигналов надо выставить.

списибо тем кто откликнулся =)
да, мне бы хотелось чем проще...а смогу я с DDR работать в статическом режиме?

объясню для чего мне это нужно...делаю я тут работу, не то курсовую не то уже дипломную =) вобщем осциллограф...мне нужно и так и так использовать плис...сначала я сделал схему с FIFO...но я хотел делать память подлиннее, а большие FIFO стоят дорого, у меня есть 128 mb косточка DDR из персоналки...вот я и подумал, что неплохо бы ее мне использовать, только никогда такого не делал, заодно и плис для курсача будет и сам научусь работать с ними...
я не ищу готового решения, так как самому интересно сделать, но хотябы надо определиться на чем делать
поэтому буду благодарен если кто-то подскажет, смогу ли я использовать эту косточку в своем проекте и как мне лучше это сделать

нашел тут что-то....
мне что-то из этого подойдет...?
http://opencores.com/projects.cgi/web/ddr_sdr/overview
http://opencores.com/projects.cgi/web/wb_ddr/overview

Твоя "128 mb косточка DDR" (если я правильно понял) имеет только данных 64 разряда + всякие дополнительные сигналы. Это протребует FPGA как минимум в BGA и не маленьком. Так что это далеко не самый простой вариант. Хотя если ради искусства или диплома, то можно и подумать. В таком разрезе главный вопрос будет - надо ли в результате получить рабочую конструкцию или достаточно бумажного диплома?

Да, а DDR мне вообще не пойдет наверное... мне ж ее обновлять надо каждые сколько там...16 микросекунд...а мне данные с ацп непрерывно считывать надо со скоростью 80-160 МГц

может мне какой-нибудь SRAM испольльзовать? Что-нить по работе плиски с ним подскажете? и найду ли я SRAM 12.5 или 10 нс ?

разрядность данных какая?
Например для 8 битных данных скорость записи по 32 битной шине уже 40 МГц будет, а такой поток можно и на SDR памяти сделать.

да, 8-битные ацп

Так обращение к динамической памяти и есть регенерация. В твоём случае непрерывные адреса, считай само регенерируется.
А SRAM и на 8 ns вроде не дифицит.

тогда мне наверное будет проще купить одну микруху SRAM и какой-нибудь простой CLPD от xilinx генерировать адреса для обращения к SRAM да еще и на другие нужды ее использовать(опрос клавиатуры, деление частоты...)

а вот насчет 8 нс, подскажите кто выпускает такую память...самое быстрое что я нашел у IDT это кажется 10нс

http://www.issi.com/index.htm
В разделе High Speed Low Power Asynchronous SRAM
Думаю что купить реально.

Тебе надо минимум 16 разрядов. Сохранять будешь на 80 МHz. А можно сделать 24 или вообще 32. Тогда частота будет всего 40 MHz. Но есть ли смысл тратить много ног ради этого?

не понял, дык а почему минимум 16 разрядов

Может, готовый контроллер с материнки можно использовать? Или такой:Нажмите для просмотра прикрепленного файла


Статическая DDR - это что такое?

Патаму чта если использовать 8 бит придётся сохранять в память на частоте 160MHz. Есть желание разводить шину адресов-данных с такими частотами до памяти? Или лучше на 8 проводков больше, но уже только 80MHz, что более реально сделать.

А "готовый контроллер с материнки" называется "северный мост" имеет корпус вроде BGA c 760 выводами с шагом 1мм и вообще, и требует себе в компанию пентиум и южный мост.

Вроде этого: 71P73804 - 18Mb Pipelined DDR II SRAM Burst of 4.

господа, подскажите еще плиз программатор для xilinx, в частности чтобы можно было запрограмить coolrunnerII
не могу найти схему этого XilinxCable...
буду очень благодарен =)

упс...уже что-то вроде нашел тут на форуме