Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Design for Test at RTL
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
-=Vitaly=-
Здравствуйте!

Не подскажете лежит ли где-то в свободном доступе или в закромах тулза, которая может проверять DFT правила на РТЛ уровне.
Что-то наподобие:
Код
h**p://www.atrenta.com/solutions/products/spyglass_dft.htm


Как вы проверяете DFT правила до синтеза?

Заранее спасибо.
xdan
Цитата(-=Vitaly=- @ Sep 26 2008, 09:57) *
Как вы проверяете DFT правила до синтеза?

Пишу отдельный простой тест-кейс на Verilog/VHDL smile.gif.
Doka
-=Vitaly=-
а не проще ли сразу писать с учётом DFT?
..дабы не выполнять потом двойную работу

xdan
ух ты!! а это как??))
-=Vitaly=-
Цитата(Doka @ Sep 26 2008, 21:18) *
-=Vitaly=-
а не проще ли сразу писать с учётом DFT?
..дабы не выполнять потом двойную работу

xdan
ух ты!! а это как??))

Да я то пишу в принципе с учетом на тест, но иногда мне приходится работать с кусками чужого кода и неплохо было бы сразу видеть где уже есть проблема.
grigorik
Если у вас под рукой есть Design Compiler и плюс DFT Compiler. То вы сможете делать и с DFT Compiler ом. DFT Compiler вам найдет все ошибки и сможет даже найти решение для типичных ошибок. И даже ковередж сможет сказать.
-=Vitaly=-
Цитата(grigorik @ Sep 29 2008, 08:37) *
Если у вас под рукой есть Design Compiler и плюс DFT Compiler. То вы сможете делать и с DFT Compiler ом. DFT Compiler вам найдет все ошибки и сможет даже найти решение для типичных ошибок. И даже ковередж сможет сказать.


Да это хорошее решение, я принципе пока так и делаю, только в Каденсовском RC Компайлере, просто в таком случае назначение вышеупомянутой мною тулзы - непонятно.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.