Для редактирования кода я пользуюсь VIM под Windows . Для работы с тегами Verilog использую Ctags. А он не понимает VHDL.
Поделитесь опытом, как работать с VHDL тегами в VIM.
Полная версия этой страницы: Vim+VHDL tags
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)
Цитата(Angel @ Jun 1 2005, 15:54)
Поделитесь опытом, как работать с VHDL тегами в VIM.
Я никак. Может, я чего в этой жизни пропустил?
Цитата(Angel @ Jun 1 2005, 14:54)
Для редактирования кода я пользуюсь VIM под Windows . Для работы с тегами Verilog использую Ctags. А он не понимает VHDL.
Поделитесь опытом, как работать с VHDL тегами в VIM.
Поделитесь опытом, как работать с VHDL тегами в VIM.
man ctags
Цитата
Tag VHDL files (this example is a single long line,
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'
Цитата(makc @ Jun 1 2005, 16:17)
Цитата
Tag VHDL files (this example is a single long line,
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'
У меня не получается
Может под Windows надо по другому задавать эту строку?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.