Полная версия этой страницы: JTAG тестирование Virtex4
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Есть ли у кого нибудь опыт JTAG тестирования плат с установленным кристалом(и) Virtex4
Цитата(tolik1 @ Oct 8 2008, 18:34) 
Есть ли у кого нибудь опыт JTAG тестирования плат с установленным кристалом(и) Virtex4
А чем именно Virtex4 отличается от всех остальных? Что-то есть особенное?
Цитата(tolik1 @ Oct 8 2008, 18:34)
Есть ли у кого нибудь опыт JTAG тестирования плат с установленным кристалом(и) Virtex4
А что означает тестирование ?
Если проверку цепей между ПЛИС - то нет.
Если проверку проекта внутри ПЛИС с помощью ChipScope - то да.
На выставке (какой не помню) был красивый стенд фирмы Jtag-Technologies (http://www.jtag-technologies.ru) их продукты позволяют делать переферийное сканирование, в принципе как они обьясняли в этом вся фишка и есть их продукции + быстрые модули ввода-вывода ихнего-же производства. Мы рассматривали данную технологию в качестве альтернативы летающим щупам, но остановились почему-то именно последнем варианте :-)
Цитата(per_aspera_ad_astra @ Oct 9 2008, 15:28)
На выставке (какой не помню) был красивый стенд фирмы Jtag-Technologies (http://www.jtag-technologies.ru) их продукты позволяют делать переферийное сканирование, в принципе как они обьясняли в этом вся фишка и есть их продукции + быстрые модули ввода-вывода ихнего-же производства. Мы рассматривали данную технологию в качестве альтернативы летающим щупам, но остановились почему-то именно последнем варианте :-)
Речь идет о тестировании (прозвонке) платы с установленной ПЛИС. Вопрс следующий:
Для работы тестового оборудования надо использовать пины PROG_B_0 и PWRDWN_B_0 . Про пин PWRDWN_B_0 вообще написано
Active Low power-down pin (unsupported). Driving this pin Low can
adversely affect device operation and configuration. PWRDWN_B is internally
pulled High, which is its default state. It does not require an external pull-up.
Do not connect this pin—leave floating. (UG075.pdf)
Не повредит ли это микросхеме? И какя должна быть схема включения этих пинов.?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.