Кто знает протокол программирования плис Xilinx от внешней конфигурационной памяти типа XCF32P... ?
Интересно следующее: как они синхронизируются?
Ситуация: записываем в XCF чередование 0 и 1, например, и хотим посмотреть как это чередование идет на выход.
Смотрим осциллографом на выходе конфигурационной памяти , эмулируя сигналы с помощью приборов. Получаем, что информационные данные, записанные в конф. память начинают выдаваться в ПЛИС не сразу после начала тактирования, а с некоторой задержкой в несколько тактов, причем количество тактов разное - как для разных экземпляров XCF, так и для разных частот тактирования.
Вот в этой задержке и проблема. Как правильно ее определить, от чего она зависит? Может это какие-то такты синхронизации? или еще чего?
Кто спец в ПЛИС, есть ли какой-то документ по этому поводу?

все ответы тут должны быть http://www.xilinx.com/support/documentatio...uides/ug161.pdf

Вам эта задержка не помешает.
Непосредственно битовый поток ПЛИС начинает воспринимать после синхрослова, длиной то ли 4 то ли 8 байт. До этого синхрослова можно гнать сколько угодно "левых" данных.

Elresearch, AJIEKCEu , спасибо за наводку! Вроде начинает прояснятся.
Просто задача нестандартная - не записать конфиг в память и передать в ПЛИС, а проверить работоспособнось самой памяти. Конечно можно сделать простейшую схему, типа моргания светодиодом - прописали в память дизайн, включили и смотирм как они моргают. Но это неинтересно . Надо бы разобраться до бита - как идет конфигурация в ПЛИС