Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Вопрос по возможностям EDK XilinxPlatformStudio.
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Oops
Здраствуйте.

Подскажите, можо ли свое IP ядро подключить в Xilinx Platfor Studio.
Там только список стандартных IP ядер есть, а если я свое написал его можно как нибудь добавить, подключить?
Дмитрий Мазунин
Есть такой документ "EDK 9.2 PowerPC Tutorial in Virtex-4".
Найдете на сайте Xilinx. Там для начинающих описано, как создавать и подключать собственное ядро.

Вообще, такие темы следует обсуждать в разделе "Системы на ПЛИС - System on a Programmable Chip (SoPC)"
Oops
Цитата(Дмитрий Мазунин @ Oct 15 2008, 12:03) *
Есть такой документ "EDK 9.2 PowerPC Tutorial in Virtex-4".
Найдете на сайте Xilinx. Там для начинающих описано, как создавать и подключать собственное ядро.


Спасибо.

Цитата(Дмитрий Мазунин @ Oct 15 2008, 12:03) *
Вообще, такие темы следует обсуждать в разделе "Системы на ПЛИС - System on a Programmable Chip (SoPC)"


Хорошо smile.gif
Oops
Здраствуйте.
Нужна помощь.

Подключаю свое IP ядро в EDK. Следую примеру приведенному в документе EDK_92_PPC_Tutorial.
Не совсем понятно что надо сделать в пункте на стр. 30:

"The hierarchy has changed now that the EDK system is instantiated inside the system_stub module so the PPC reset pins are no longer available in the top level module. Add a */ in front of signals ppc_reset_bus_Chip_Reset_Req, ppc_reset_bus_Core_Reset_Req, ppc_reset_bus_System_Reset_Req,
so the tools will ‘ wildcard’ the hierarchy preceding the PPC reset pins.
Save and close the UCF"

Я так понял что нада в верхнем месте system_stub модуля добавить reset пины, описаные в UCF файле. А как это сделать, всмысле как объявить, какой синтаксис... Почему-то не показали кусочек, как это должно выглядеть.
Без этого пункта при генерации и синтезе вылазит такая ошибка:

ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_Chip_Reset_Req"
ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_Core_Reset_Req"
ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_System_Reset_Req"

Подскажите пожалуста? unsure.gif
Oops
Здраствуйте.
С примером EDK92_PPC_tutorial разобрался.
В файле UCF надо такое сделать:

NET "*/ppc_reset_bus_Chip_Reset_Req" TPTHRU = "RST_GRP";
NET "*/ppc_reset_bus_Core_Reset_Req" TPTHRU = "RST_GRP";
NET "*/ppc_reset_bus_System_Reset_Req" TPTHRU = "RST_GRP";

Но всеравно информации мало.
Хочу стать супер профессионалом smile.gif , хочу IP ядро сделать, подключить его к PLB, оно должно настроить по PLB MAC, и должно генерить UDP пакеты и отправлять их по PLB шине в FIFO TRI MODE MACa, оттуда пакеты идут в сам MAC и в Ethernet. Хотелось бы посмотреть пример с подключеным пользовательским IP ядром функционирующим по PLB с каким нибудь др. IP ядром. Вообще можно такое сделать? Или проще FIFO TRI MODE MACa переделать, чтобы в нем генерить пакеты UDP. Что почитать надо, для этого?
Интересует передача данных в Ethernet построенная на логике(минуя процессор).

Спасибо.
Pavel81
Цитата
ERROR:ConstraintSystem:59 - Constraint <NET "..."
Когда у меня возникает подобная ошибка, я просто пересобираю заново проект и она исчезает. Это один из глюков 10.1.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.