Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: keyword AFTER в QuartusII
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
buba
Привет всем! smile.gif
Работаю на cyc3, возникла проблема с использованием keyword_а AFTER. Пишу типа:

begin

process (en_s) is
begin
if (falling_edge(en_s)) then
load <= '1' after 5 ns, '0' after 10 ns;
end if;
end process;

dout <= load;


end rtl;

Но при симуляции(Timing), возникает '1' и всё, никаких изменений после 10ns, как на сигнале load, так и на выходе dout. Объясните пожалуста в чём дело. Может я чего-то забыл сказать Quartus_у?
DmitryR
After - несинтезируемая конструкция, ее можно использовать только в тестах.
buba
Цитата(DmitryR @ Oct 15 2008, 17:25) *
After - несинтезируемая конструкция, ее можно использовать только в тестах.


Вспомнил, спасибо DmitryR! smile.gif
Прошу прощения за столь "пустяковый" вопрос! гы! twak.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.