Добрый день господа!

Давно интересовал вот такой вопрос.

Есть у меня система в которой реализован механизм адрессации виртуальной памяти и менедежер который отображает вирт. адресс на физический адресс.

В случае если физический адресс указывает на запрещенную для доступа область памяти, мастеру, который сфоримровал запрос, нужно выдать accec violation, что бы он сбросил транзакцию. Для этого в Wishbone системе я использую сигналы подтверждения err_i/err_o. Как в таком случае поступают в Avalon MM системе ?

Т.к. в документе mnl_avalon_spec.pdf об этом ни слова, есть конечно сигнал прерывания от слейва, но это как то не кашерно использовать. Ведь это личное дело конкретного мастера. А не всей системы.

Мне интересна замена самописного основного Wishbone CPU на NIOS, и хочу для этого оценить во что мне встанет переделка интерконнекта crossbar switch 4х4 %)

Спасибо.

нету такого механизма в авалоне, как и не было раньше в ниосе. И только в последней версии ниоса появился механизм mmu. Тоесть шина авалон таких вопросов не решает.
а зачем переделывать интерконнект при одновременной замене ниоса? может я не совсем понял
но "писать" интерконнект в системе с ниосом обязаность SOPC builder-a

Понятно. Жаль что нет err/rty. Про переделку, дык система рабочая на WB сейчас есть. Брать ниос и стыковать его с WB глупо, надо тогда весь WB заменить на Avalon. Но вот как быть тогда с обработкой исключений.

Похоже оставлю все как есть %))