Подскажите, пожалуйста, новичку где можно посмотреть примеры реализации фильтров на Verilog.

Например, в FDA tool матлаба можно сгенерить верилоговский файл.Правда конструкция далёка от совершенства,но для ознакомления сойдёт.

В книжке "DSP With Field Programmable Gate Arrays - U Meyer-Baese - Springer"

Спасибо!Уже нашел книгу.
1)Скажите, правильно ли я понимаю структуру цифрового фильтра?
-Есть входной порт с клоками
-Есть входная шина, по которой приходят входные данные(Xn)
-Сам модуль на верилоге по сути реализует функцию Yn = ∑X(n-k)*Bk,
где Xn-k - входные велечины, Yn - выходные величины, Bk - коэффициенты?
-А далее нужно организовать только выход Yn по шине?
2)Какой тип данных целесообразно использовать для хранения коэффициентов и входных значений?
3)Какие трудности могут возникнуть при реализации, которые на первый взгляд не видны?

Повторите примеры из книжки "DSP With Field Programmable Gate Arrays - U Meyer-Baese - Springer" они вполне рабочии.По поводу реализации, многое зависит от компилятора который Вы будите использовать и архитектурных особенностей ПЛИС.

Пишу в ISE.Возникает проблема:При симуляции в поведенческом режиме все хорошо.При симуляции "после размещения" выход(32-разрядная шина) почему-то не хочет принимать никакие значения кроме 0.

Вобщем проблема была решена путем перехода в Quartus, который хоть и выдвет н-ное количество ворнингов, но успешно прошивает ПЛИС.Вся система в целом работает.

А по поводу FDA Tool...Как можно сгенирировать HDL-файл?А как-то не совсем понятно(

В FDA Tool меню Targets/Generate HDL. Задаёте параметры и получаете HDL-файл спроектированного фильтра + тест-бенч.Для ознакомления,например у интерполирующего фильтра менять коеффициент интерполяции и смотреть во что это выливается в HDL.

К сожалению у меня нет такого пункта меню(Видимо проблема в том, что либо матлаб плохой, либо он просто не дружит с Вистой и потому плохо устанавливается(Вобщем буду переустанавливать....

Для того, чтобы появилась возможность генерить HDL код фильтров необходимо установить пакет Filter Design HDL Coder. Почитайте документацию на него, многие вопросы сами отпадут.

А не подскажите как разобраться в фильтре, который сгенерировал HDL Code Generator?Может у кого-то есть тексты с комментариями?Просто не совсемпонятны назначения некоторых сигналов...

А что конкретно вам непонятно ?

Да вобщем структура как-то не ясна....ведь КИХ-фильтр по сути реализует функцию ЕX[n-k]*b[n] и вот где этол там???А то семь страниц текста и не очень ясно как оно там все происходит...что-то вроде плана или блок-схемы нужно...

Структуру можете посмотреть реализовав ваш фильтр в Симулинке или в любой книжке по ЦОС. В зависимости от того, какую архитектуру фильтра задали (я имею ввиду параллельный, последовательный, распределенная арифметика и т.д.) так кодер и закодирует структуру в vhdl/verilog

Доброго времени суток.
Появилась задачка реализовать фильтр IIR, по расчетам 10-го порядка.
Вся проблема(на данный момент), заключается в обеспечени хорошей динамики, более 100 дБ.
Изначально думалась реализация на плавающей точке(для устранения эффекта предельных циклов), но добрые люди подсказали что существуют специальные методы уменьшения влияния конечной разрядности коэффициентов(для фиксированной запятой).
Ктонибудь занимался подобными вопросами, поделитесь наработками если такие имеются.