Полная версия этой страницы: Синхронизация в проекте с 2-мя глобальными синхрочастотами
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
В существующей плате на FPGA Cyclone на глобальные входы GCLK заведены две независимых синхрочастоты , каждая тактирует свою схему. Как синхронизировать обмен данными между схемами и избежать Warnings? С одной глобальной синхрочастотой понятно, а как быть с двумя?
Цитата(gramalexus @ Nov 3 2008, 14:27) 
В существующей плате на FPGA Cyclone на глобальные входы GCLK заведены две независимых синхрочастоты , каждая тактирует свою схему. Как синхронизировать обмен данными между схемами и избежать Warnings? С одной глобальной синхрочастотой понятно, а как быть с двумя?
Воспользуйтесь поиском по форуму. Эта тема уже обсуждалась и не один раз.
Цитата(makc @ Nov 3 2008, 15:37)
Воспользуйтесь поиском по форуму. Эта тема уже обсуждалась и не один раз.
Я попробовал поиск по ключевому слову Синрочастота, но не нашел ничего подходящего, если знаете дайте плз ссылку
dual clock fifo вам в помощь
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.