Имеется плата с Virtex-4 VLX200 и PCI-Express PHY (GL9714).

Из за оплошности допущенной при разводки, LANE 1 PCI-Express коннектора подключена к каналу A PHY. Соответственно LANE 2 PCI-Express коннектора подключена к каналу B и так далее. Используемый MAC поддерживает только 16 бит 125 MHz режим. Без навески соплей на плату единственная опция - использование DDR режима для PIPE интерфейса.

Вопрос кому нибудь удвалось запустить PIPE интерфес (пускай с другим PHY) в DDR режиме на 125 MHz (пускай не с Xilinx а с Altera).

Заранее спасибо.

да, удавалось. 125МГц заводишь на PLL, от туда получаешь 250МГц. организуешь DDR.

PHY использовал от TI и NXP. FPGA - Altera Cyclone II, ядро от PLDA.

Spasibo bol'shoe.
Vopros vdogonku - NXP PHY podderjivaet DDR mode ili net?

NXP работает только в DDR, TI поддерживает два режима.