Почему в референсных проектах Altera у модуля "SOPC>Столбец Module name" не видно сигналов
clk, irq. А в создаваемом с нуля проекте они видны? Где-то есть опция отключающая их
видимость? И в описание JTAG UART Core про clk вообще ничего нет, в каком диапазоне он может быть?

В столбце "Module name" их быть и не должно. Для тактовых сигналов и прерываний есть свои собственные столюцы - Clock, End, IRQ. Они добавляются\убираются в меню "View" - "Show <bla-bla-bla> Column"

Да нет, они в "Module name". См. файл. View здесь ни при чём.

Какая у Вас версия квартуса?
Получается "масло масленое" - в столбце Clock выбирается тактовый сигнал для модуля, а в Connection и Module name это же самое дублируется.
В v8.1 такого не имеется.

В 7.1. При этом в референсных проектах Altera этих clk не видно. Думаю где-то есть нужная галка.