Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Иерархия блоков
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
MALVINA
При генерации нетлиста программа выдает предупреждения на элементы стандартных библиотек Cadence, что иерархия блока элемента пустая. Например на транзисторы.
Подскажите что это может быть? Чего не хватает? Как с этим бороться? smile.gif
Констриктор
Лучше удалите из проекта ссылки на все ненужные поставочные библтотеки.
MALVINA
Цитата(Констриктор @ Dec 27 2008, 01:42) *
Лучше удалите из проекта ссылки на все ненужные поставочные библтотеки.

т.е. не включать в проект никакие стандартные библиотеки?
или что вы имеете ввиду? smile.gif
Констриктор
Цитата(MALVINA @ Dec 28 2008, 01:17) *
т.е. не включать в проект никакие стандартные библиотеки?
или что вы имеете ввиду? smile.gif

Именно это. Если они вам не нужны, зачем их включать? Я их даже не устанавливаю - это просто мусор.
MALVINA
Ну в принципе, да! легче самой все нарисовать, чем исправлять их символы! smile.gif

santa2.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.