Доброго времени суток.

У меня вопрос. Какую максимальную глубину комбинационной схемы необходимо соблюдать между регистровыми элементами, чтобы частота была порядка 100 МГц (для Stratix II)?
В принципе, можно расчитать исходя из периода сигнала и задержки на элементах, но вот какова задержка на элементах внутри кристалла?

Основные задержки не на элементах, а на трассировке.

Задержки на элементах и трассировке примерно 50/50, если конечно нет больших нагрузок и длинных трасс. Однако главный вопрос поставлен на мой взгляд некорректно. В каких единицах вы хотите измерять глубину комбинационной схемы? В LUT? Так достаточно трудно угадать, сколько LUT будет после синтеза, описывая схему на HDL. Но в качестве общего правила надо принять не делать длинных цепочек там, где их делать не надо (где не важна латентность) - длинная комбинаторика много потребляет.

Где-то 2 или 3 ЛУТа, но если объем большой существенно возрастет задержка на трассировке и будет 1 ЛУТ.
А вы ставьте регистр после каждого ЛУТа. Если их не использовать, они все равно пропадают (процент использования регистров, в ячейках, где ЛУТ занят обычно невысокий). Делайте так всегда, если конвеерная задержка неважна.