Эти 4 микросхемы в BGA 0.8 мм корпусах. Сколько слоев надо брать. С виду, если помучиться и в 4-ёх слоях разведется, но рефренсные платы ф. Freescale для mcimx35 сделаны в 12 слоях 2 слоя pwr, 3 слоя gnd - а нужно ли оно? В описании ни слова про дизайн PCB!
На рефренсных платах много связей с серпантином (кстати, как это правильно называется?), зачем делаются такие связи? DDR2 будет работать на 133 МГц, то есть данные будут идти с частотой 266 МГц - на что при таких частотах обращать внимание?
Короче совсем незнаю с чего начать Может для начала PC обновить у меня Pentium II 400 MHz + Win98 + Pcad 2002 - мне этого хватит, чтобы сделать такую плату?

JEDEC Standard No. 21C. Page 4.20.11-1. Release 14. Revision 0.52. 4.20.11 - 200 -Pin DDR2 SDRAM Unbuffered SO-DIMM Design
www.jedec.org/download/search/4_20_11R14.pdf

Приведены требования и ПП по слоям для Т-образной структуры подключения м/сх памяти.
Для последовательного подключения м/сх я пользовался рекомендациями Интела, но ссылок нет.

Интересный документ. Даются ограничения на все цепи DDR2. Но этот стандарт для "PC2-3200, using 200MHz clock" и выше, а у меня "clock" 133 МГц. Это стандарт для компьютерных DDR2 SDRAM SO-DIMM модулей, там расстояние от памяти до процессора значительное, а у меня вся плата 100*163 мм. Для моей памяти и ограничения пожалуй другие или их вообще нет. Начиная с какой частоты и какой длины цепей надо делать серпантинные дорожки? И чего этим серпантином добиваются?

Да не надо Вам ничего там серпантинить, максимум сделайте клоки длиннее данных.
По слоям - обычно хватает 4-х(2 сигн., питание, земля). Вот примерно так это может выглядеть:

Вот спасибо за ответ! Именно то что я мечтал услышать. А ещё лучше увидеть У меня должно что-то похожее получиться.
А то я сижу и думаю, что быстрее руками выравнивать 30-50 цепей или Спектру осваивать.
В 4-ёх (сигн-gnd-pwr-сигн) или 6-ти (сигн-gnd-сигн-сигн-pwr-сигн) слойной плате важно ли что делать сверху: gnd или pwr?

Raav, а где брали референс и документацию на процессор?

Еще раз - выравнивать ничего не надо, оно и так очень близкой длины получается, без доп. усилий.
Показанный фрагмент - это именно 4-х слойка.
Насчет земли-питания неважно который слой сверху или снизу, важно чтобы под трассами памяти эти заливки были без разрывов. Для земли это легко, ее как правило на весь слой делают, с питаниями сложней - постарайтесь, чтобы питание памяти и проца(в области интерфейса с памятью) было цельным и все трассы к памяти лежали в пределах контура этой заливки.
На той же плате что и выше это выглядит так:

Нажмите для просмотра прикрепленного файла

Синяя заливка это 1.8В питания ДДР2. Второй сверху слой - земля, питания на 3-ем.

У продавца, на сайте не всё есть ещё, т.к. новая ИМС.

Судя по корпусу iMX35-го, 2 сигнальных слоя однозначно не хватит для трассировки.
Мне кажется даже 4 это будет проблематично.
Самый нормальный вариант это 6 сигнальных и 2 питания

Сам лично плату делал под iMX21. Там корпус существенно проще и класс точности платы не хилый. Вышло 6 слоев
Удачи



По поводу выравнивания...
Зайди на сайт Micron в раздел DDR памяти и в Application Notes найди рекомендации по проектированию.
На самом деле для DDR памяти разница определенных групп сигналов более 10мм может вызвать проблемы.
Зазор в паре сигналов CLK и #CLK вообще не допускается и трассироваться они должны друг возле друга.
Следует учитывать правила трассировки если корпусов памяти более одного.
Кроме того есть группы сигналов соседство которых нежелательно.
У определенных групп сигналов есть свои регламентация по зазорам между собой и между другими группами.
Советую отнестись более серьезно к это части работы.
Правильно разведенная память это залог стабильной работы устройства.

2 RaaV
Напишите плз ссылку на даташит этого проца. Хотя бы с корпусом и распиновкой, чтоб прикинуть сколько может понадобиться слоев для его трассировки. А то поиск ни к одному производителю меня не вывел...

http://www.freescale.com/webapp/sps/site/p...cumentation_Tab

Исходя из корпуса минимум 6 слоев. И это без учета сложности разводки и DDR2. Я бы закладывался на 8 как и советовали выше.

Нда, с такой распиновкой может действительно до 8 дойти. А в ДДР2 особых проблем нет, это не 4 планки на материнке трассировать.

корпус mcims35 Нажмите для просмотра прикрепленного файла
корпус ddr2 k4t5104.pdf Нажмите для просмотра прикрепленного файла
рефренсная схема (в САПР alegro) Нажмите для просмотра прикрепленного файла
рефренсная схема (в pdf) Нажмите для просмотра прикрепленного файла

рефренсная плата (Част 1) Нажмите для просмотра прикрепленного файла

рефренсная плата (Част 2) Нажмите для просмотра прикрепленного файла

Пока делаю новые компоненты, возник вопрос. Попался документ [1], где говорят, что можно сделать у BGA 0,8 контактную площадку 0,32 мм и проводить 2 проводника между ног.
BGA 0,8 мм = 0,32 (две половинки КП) + 0,3 (два проводника и зазор мужду ними) + 0,18 (два зазора между КП и проводниками) OIIO Кто-нибудь делал, что либо подобное?
У моего процессора диаметр шара 0,45-0,35 мм, у DDR2 0,45 мм и после оплавления 0,5+-0,05 мм. Можно ли для таких корпусов делать КП 0,32 мм и проводить по 2 проводника? Шарик диаметром 0,5 мм будет даже слегка нависать над ближайшими проводниками, а диаметром 0,4 мм может и ничего. Стандарт ipc7351a вроде и говорит, что КП надо уменьшать на 20 % от диаметра шара, тогда где-то и выходит КП 0,32 мм. Программой из стандарта не пользовался (win98 не даёт), смотрел в документе [2].
[1] Нажмите для просмотра прикрепленного файла

[2] Нажмите для просмотра прикрепленного файла

2 SergeyDDD Поделитесь, пожалуйста, примером вашей платы iMX21. Был бы очень признателен. Интересно как вы соединили память с процессором.

к сожалению плату не могу показать,
но постараюсь помочь чем могу

следующая литература содержит достаточно информации.
именно этим инструкциям я следовал при проектировании.

обратите внимание на:
- Ширину дорожек и зазоры между ними.
- Зазоры между группами сигналов.
- Правильное распределение групп сигналов по слоям.
- Выравнивание линий в середине группы.
Особенно на побайтные группы шины данных (8 линий данных, DQM, DQS).
В них разница длин в группе не должна превышать 3.5мм.
- Выравнивание линий между группами.
- Желательно что бы длина линий не превышала 2 дюйма.
- Особое внимание на требования к линиям CLK и #CLK.

http://download.micron.com/pdf/technotes/D...esign_guide.pdf
http://download.micron.com/pdf/technotes/DDR/tn4614.pdf

Страссированную, но ещё не спаянную плату выложил здесь http://electronix.ru/forum/index.php?showtopic=61194