Хех, первый проект на CPLD...
Хотел бы спросить у опытных людей как грамотно разрабатывать ПП.
Вот мои предположения:
1. есть ПЛИС, у которой сигналы с какой-то степенью свободы можно назначать на различные выводы IO
2. есть проц с выводами, на которых функционал закреплен жестко.
3. при рисовании схемы обзываем связи линий IO проца и ПЛИС какими-нить не особо значащими именами, например IO0..IONN; соединяем нужные выводы, генерим нетлист.
4. при трассировке, в зависимости от удобства разводки, связи перекидываем и изменения передаем в схему через ECO-файл
5. параллельно проверяем возможность такого назначения IO у ПЛИС

Правильно ли я размышляю?

При большом количестве эквивалентных пинов не очень удобно свапить вручную, а автомату доверять вообще не хочется. Поэтому я использую такой способ: цепи которые должны подсоединяться к IO заканчиваю просто пинами(маленькими, чтобы экран не загромождали), ставлю их возле корпуса, потом, когда по ходу трассировки примерно видно куда их надо цеплять, соединяю прямо в РСВ, пины удаляю, возвращаю ЕСО в схематик. Достаточно быстро и удобно, на мой взгляд.
Если у кого еще какие методы - поделитесь. Всегда есть подозрение что действуешь не самым оптимальным способом...

Не совсем понял, можно подробнее, пожалуйста.

Попробую подробнее. Сразу не сказал - так я делаю в P-CAD2002.
Есть цепи которые нужно подсоединить к CPLD. Изначально на схеме они не подключены к CPLD, а заканчиваются пинами(есть у меня такой компонент, состоящий просто из контактной площадки).
В РСВ, по ходу размещения, становится примерно ясно к каким именно выводам CPLD нужно подсоединять какие цепи. Подтягиваю пины с соответствующими цепями к подходящим выводам CPLD.
Пробую трассировку этих цепей.
Если трассы примерно получаются - "Place Connection" между пином с цепью на нем и выводом IO CPLD.
Удаляю пин(который компонент) из цепи(цепь уже соединена с IO CPLD).
Делаю ЕСО в схематик.
Все.

Спасибо большое! Теперь ясно. Буду пробовать