Доброго времени суток, господа инженеры.

Тема курсового проекта - "Цифровой делитель частоты". По ТЗ нужно составить делитель частоты с переменным коэффициентом деления, при чем коэффициент такого вида: N/M, где M и N - целые числа, M<N.
Другими словами, коэффициент деления должен быть дробным числом.

Дополнительное условие: собрать прибор на простейших логических элементах (тригеры, счетчики, ЦАП/АЦП, MUX, CD/DC и пр., как выразился препод, на "рассыпухе")

Проблема состоит в том, чтобы коэффициент был дробным, с целым проблем нет.
Есть идеи?

http://en.wikipedia.org/wiki/PLL
Он же ФАПЧ. Ищите информацию по синтезаторам частоты.

Что бы делить достаточно счетчика, а вот чтобы умножать уже нужна обратная связь и генератор управляемый напряжением (ГУН).

Вот вам готовый курсовой только перевести:

http://lib.tkk.fi/Diss/2000/isbn9512253186...n9512253186.pdf

Ха-ха

Это ж кандидатская диссертация

к тому же там DDS, а не PLL

Тема периодически всплывает
Чтоб долго не распространяться о недостаточности исходных данных,
гляньте http://fpga-faq.narod.ru /#А как из частоты X получить частоту Y?
К стати на electronix.ru эта тема уже поднималась, но что-то найти не могу.

Ну вот, устроили проблему

Два последовательно включенных счетчика: один типа ИЕ8 ( умножающий ), второй типа ИЕ5 ( счетчик по модулю 16 или меньше с обвязкой )
Умножающий дает коэффициент "умножения" k1 = N/2^6, где N=0..63, счетчик по модулю делит на заданный коэф-то деления k2 = M
Итого частота на выходе определяется как Fвых = Fo * (N/64) / M
В пределе она равна 63/64 от входной, а минимальная - (1/64)/16, ну и нулевая, есс-но.

Увеличением числа корпусов этих счетчиков достигаются нужные предельные значения M и N

TSerg, не могу разобраться как сделать "умножение", используя ИЕ8. Нашел только реализацию деления на целое число (http://gelezo.com/ttl_kmop/620000/623000/623200/schetchiki.html).