У меня есть возможность устроится как инжинер тестер и ето хорошо так как я работал и раньше но как тест они мне дали делать дизайн и програмирования FPGA для етой схемы буду очень благодарен за любую вашу помощь.

картинка красивая. а конкретней - что требуется?

ага, ещё бы в bmp закатали, чтобы потяжелее была...

Как я понимаю нужно сделать последовательно-паралельный преобразователь для каждого цвета (RGB). Так как входящая информация поступает последовательно, то для выходной (в паралельном виде) информации используется частота 3*F. Таким образом, для каждого пикселя получаем отдельно информацию(уровень) для каждого цвета(R и G и B ).

ЗЫ но это всего лишь мое предположение.

Первый вопрос - и сразу в

А картинку можно было покачественней сделать, а то вооПсче ничего не ясно с неё... Хотя в принципе можно разобраться если не сохранять, а просто смотреть....

Так а всё же - озвучте - что требуется ?

И кстати при чём тут

к программируемой логике?

Может он тестбенчи писать пытается устроиться. Ох нелегко ему придется

dino, пожалуйста опишите свою проблему в грамотном техническом виде. Например - "Подскажите литературу или статьи где расписывается процесс написания тестбенчей на VHDL" или "Где можно почтитать о VGA?" и т.д.
Грамотно заданный вопрос содержит в себе половину ответа.

нужны кое какие идеи насчет внутринего проектирования чтовы при нажатия одной из 3кнопок на выходе имелось сигнал даной резолюции например при нажатия sw1 640*480*30=9.216Mhz ето будет clk out1 a clk out2 должен быть 3(9.216Mhz)=27.64Mhz

А использовать в FPGA возможности PLL умножать частоту что мешает?

Спасибо за наводку а по точее пожалуйста можно.

Блин, ну прямо как дитё малое

Какое именно ТЗ дали, что за плисина.....
И что значит
??

Resolution == разрешение

dino

Думаю человек работает либо через переводчик, либо просто плохо знает русский язык.
Но это же не препятствие. Dino ответьте поподробнее нужно знать какая именно FPGA используется,
и в какой среде Вы будете программировать?

займемся медитацией... о!!! звезды подсказывают, что на рисунке нет входного клока...
в общем, должен быть входной тактовый сигнал. из него методом делений или с помощью PLL (ФАПЧ) формируются соответствующие клоки. как их переключать здесь в форуме это где-то обсуждалось.
далее... где сигналы синхронизации по кадрам и строкам? они закодированы в потоке видео?

Ага, вот и вычислили 1-го телепата! Теперь будем знать куда обращаться если что

А на счёт клока - думаю он подразумевается в parallel multiplexed RGB 10 lines.. Иначе неклокированный сигнал я встречал при передаче манчестером, но что то трудно верится что видео шифруется манчестером, потом гонится в плиску, а там данные есчё надо дешифровывать... Может правда есть есчё какие методы и способы передачи данных без клока (ну не UART же там стоит )

С видео плотно не работал, но есть подозрения что сигналы синхронизации по кадрам и строкам там же - в parallel multiplexed RGB 10 lines.. А если закодированы в потоке видео то для меня дальше тёмный лес

А вот если бы товарисЧ сказал что за камень, было б реально определится - через пятую точку или с помощью PLL можно былоб организовывать выходные клоки....

В высокоскоростных системах часто используется Clock-Data Recovery. По одной линии передаются данные, а клоки восстанавливаются из них. Для исключения длинных последовательностей нулей или едениц, данные проходят кодирование 8b/10b.

они мне дали дополнительную инфу я вам покажу её на английском чтобы было яснее


The input signal is just multiplexed RGB with a pixel clock. Data for one pixel will be R0-R7 on one clock pulse, G0-G7 on the next clock pulse, and B0-B7 on the last clock pulse. So it takes 3 clock pulses to send data for one pixel. The output for the same pixel will the R,G, & B bytes in parallel format using a single clock pulse.