Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Вопрос по XC95288-15
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Tashka
Здравствуйте, уважаемые!
Нуждаюсь в Вашей помощи по нескольким вопросам. Но сначала предистория...
Я являюсь сопровожденцем при производстве блоков, содержащих ПЛИС в своем составе, но не являюсь разработчиком данных блоков. На данный момент у меня имеется 2 платы, в каждой из них по 2 канала, т.е. по 2 ХС95288-15. Получилось так, что ток потребления в 3-х каналах составляет около 330-350 мА, а в одном - 275 мА при питании 5 В. До прошивки микросхем ток в "хорошем" канале (с низким потреблением) составлял около 60 мА, а вот в "плохих" - чуть ли не 290мА. Прошивки во всех четырех каналах одинаковые-один и тот же файл (через программу IMPACT Web Pack 8.1). При этом блок с этими платами функционирует по всем 4-м каналам. Пытались найти утечку тока, но пока безрезультатно. Разработчик уверяет, что на программном уровне у него неиспользуемые выводы и макроячейки отключены и микросхема находится после прошивки в режме малого потребления.

Вопросы:
1) каков может быть разброс токов потребления у данных микросхем при одинаковых условиях-это вообще нормально, что у меня 3 канала кушают так много, а один в меру;
2) какова зависимость тока потребления ПЛИС данного вида от температуры;
3) о чем говорит большой ток потребления до прошивки, ведь по идее незапрограммированная микросхема не должна вообще что-либо потреблять. Значит ли это, что на 3-х микросхемах что-то было до программирования,а в результате программирования не все ячейки, не задействованные в нашем проекте, отключились;
4) как теперь можно отключить ячейки, стереть все содержимое на микросхеме и установить все ячейки в отключенное состояние, чтобы можно было посмотреть потребеление периферии на плате. Может существует какая-то программка по отключению всех ячеек. Подскажите, где можно найти. Просто стирала в IMPACT, нажатием erase, но при этом ток потребления сильно не упал, возможно нужны какие-то дополнительные параметры для стирания и установки в исходное состояние.

Буду очень признательна любой помощи.
Andrew Su
Добрый вечер.

Попытаюсь на часть вопросов ответить.
При записи прошивки часть ресурсов(ячеек) работает, а часть(незадействованая) не работает.
Ячейки не "отключаются". При стирании и последующей записи старая прошивка(или ее части) не сохраняются.
Очистка кристалла производится стиранием.

Может быть ситуация, когда какие-то из выводов микросхем "подбиты". При этом прошивка будет выполняться
и верификация пройдет, но Вы говорите, что все каналы работают.

Но мне кажется, при условии такого разброса в токе потребления с "чистыми" микросхемами, причина может
быть совсем не в самих микросхемах. Если, конечно, в каналах еще что-то кроме них есть.

Может не совсем уместно давать такой совет, но попробуйте при выключенном питании померить сопротивление
между +5 и землей в каждом из каналов, а потом каждый вывод микросхемы "хорошего" канала прозвонить на питание/землю
и сравнить с соответствующим выводом "плохого" канала.

Есть ли статистика по этому изделию (как было раньше по потреблению) или это первые образцы?


Удачи
Tashka
Из описания на микросхему с www.xilinx.ru:
Потребление тока микросхемой может быть значительно снижено переводом некоторых или всех МЯ
из высокоскоростного режима в режим низкого потребления. Не использованные макроячейки отключаются для снижения потребления тока.

Может быть, что не все неиспользуемые ячейки ушли в этот режим? Меня не покидает мысль привести ПЛИС в состояние отключенное и как еще проверить, что она действительно ушла в это состояние.

Насчет статистики: были еще блоки... никто не уходил за установленные параметры ТУ. Из последних 2 платы, тоже по 2 канала (это еще 4 ПЛИС): до прошивки ток потребленя около 290мА, после 260 мА. Тоже нонсенс!! как может плата с непрошитой ПЛИС кушать больше, чем с прошитой??!! Но тогда мы не обратили на это внимание-блоки-то все функционируют и параметры соответствуют заданным. Согласно статистике я должна подумать, все ли в порядке с моим нынешним "хорошим" каналом, который до прошивки вообще практически ничего не потреблял...
Andrew Su
Цитата(Tashka @ Jan 15 2009, 19:33) *
Из описания на микросхему с www.xilinx.ru:
Потребление тока микросхемой может быть значительно снижено переводом некоторых или всех МЯ
из высокоскоростного режима в режим низкого потребления. Не использованные макроячейки отключаются для снижения потребления тока.

Может быть, что не все неиспользуемые ячейки ушли в этот режим? Меня не покидает мысль привести ПЛИС в состояние отключенное и как еще проверить, что она действительно ушла в это состояние.

Насчет статистики: были еще блоки... никто не уходил за установленные параметры ТУ. Из последних 2 платы, тоже по 2 канала (это еще 4 ПЛИС): до прошивки ток потребленя около 290мА, после 260 мА. Тоже нонсенс!! как может плата с непрошитой ПЛИС кушать больше, чем с прошитой??!! Но тогда мы не обратили на это внимание-блоки-то все функционируют и параметры соответствуют заданным. Согласно статистике я должна подумать, все ли в порядке с моим нынешним "хорошим" каналом, который до прошивки вообще практически ничего не потреблял...


Согласен, с выражением "не отключаются" я несколько погорячился. Сорри...
В файле http://www.plis.ru/pic/pict/File/9500_rus.pdf (наверное из него у Вас цитата) есть график потребления микросхемой
в зависимости от рабочей частоты (стр.31) и формула для вычисления значения тока.
Согласно графика, у Вас даже не очень большое потребление.

Я тоже применял эти микросхемы, проект был под завязку и микросхема прилично
грелась. Правда таких измерений по потреблению мы не проводили.
sazh
Цитата(Tashka @ Jan 15 2009, 20:33) *
Из последних 2 платы, тоже по 2 канала (это еще 4 ПЛИС): до прошивки ток потребленя около 290мА, после 260 мА. Тоже нонсенс!! как может плата с непрошитой ПЛИС кушать больше, чем с прошитой??!!


Может есть пины, которые обязательно надо посадить или на vcc или на gnd. (кроме пинов питания)
Посмотрите рапорт пакета по подключению каждого пина кристалла на плате и сравните с подключением этих пинов на печатной плате.
rezident
В серии XC9500 в отличие от, например, XC9500XL отсутствует схема bus-keeper. Поэтому неиспользованные выводы обязательно должны быть внутренне (программно, задается опцией в проекте) соединены с GND, либо иметь внешние pull-up или pull-down резисторы. Неоднократно наблюдалось, что в серии XC9500 висящие неиспользованные входы вызывали повышенное потребление кристалла и даже могли привести с защелкиванию или тепловому пробою. Как следствие, CPLD выходила из строя. После стирания, кстати, автоматически подключаются внутренние pull-up-ы и поэтому чистый кристалл потребляет (должен потреблять) немного.
Tashka
Цитата(Andrew Su @ Jan 15 2009, 22:38) *
Согласен, с выражением "не отключаются" я несколько погорячился. Сорри...
В файле http://www.plis.ru/pic/pict/File/9500_rus.pdf (наверное из него у Вас цитата) есть график потребления микросхемой
в зависимости от рабочей частоты (стр.31) и формула для вычисления значения тока.
Согласно графика, у Вас даже не очень большое потребление.

Я тоже применял эти микросхемы, проект был под завязку и микросхема прилично
грелась. Правда таких измерений по потреблению мы не проводили.

График там весьма округленный в большую сторону, неточный да и, судя по большому количеству незадействованных выводов, микросхема не забита программой под завязку так что 350 мА интуитивно кажется многовато.
Мерили кстати на части незадествованных выводах, что "сидит" - там 0. Видимо придется все проверить...
Andrew Su
Добрый день.
Не всегда количество задействованых выводов в кристалле однозначно характеризует
степень использования внутренних ресурсов.
В пределе можно в 288-м кристалле создать, например кучу счетчиков или сдвиговых регистров,
а входы/выходы использовать только для подачи тактовой, сброса и выдачи нескольких
синтезированных сигналов.
Процент использования можно посмотреть в файле отчета проекта.
Tashka
Про файл отчета проекта, пожалуйста, поподробнее... повторюсь, я не разработчик-у меня есть только файл для прошивки микросхемы с расширением .jed. По словам разработчика микросхема должна быть заполнена на 70%. Andrew Su, спасибо, что просветили по поводу степени использования внутренних ресурсов.
Расскажу о последних наших исследованиях... 1)Стерли с помощью функции erase в IMPACT содержимое микросхемы в "хорошем" канале-ток потребления практически не изменился, блок понятно функционировать перестал. Почему не изменился-то - никак не могу понять, ведь до этого плата потребяла по минимуму!? Вот поэтому-то и прошу помощи-может кто знает, где можно найти программу, прошивку для отключения всех макроячеек микросхемы и подкючения всех выводов к GND. Потому что микросхема похоже потребляет и в стертом состоянии. Чтобы убедится, что виной всему ПЛИС, а не периферия, надо бы отключить микросхему.
2) сравнили осциллографом состояния на выводах ПЛИС-микросхем в "хорошем" и плохом" каналах - идентичны. На незадествованных выводах по преимуществу 0, только на 2-х из них 4В.
3)Замерили потребление тока второй стороны платы - периферия там практически не потребялет в статике, в динамике - 5 мкА. Значит основное потребеления приходится на сторону, где находится ПЛИС. Как ее отключить?!
4) Замери температуру на корпусе ПЛИС:в "хорошем" канале 39градусов, в "плохом" 46 градусов по цельсию. Как , по-вашему, это большоя разбос по нагреву и потребелению идентичных микросхем с одинаковой прошивкой?
dvladim
Tashka
Я лично не работал с Xilinx, но все же отвечу.

1. У меня складывается впечатление, что вы измеряете ток не для ПЛИС, а для всего устройства. Это так?
2. Недурно было бы посмотреть ток в статике. Надо сделать прошивку для ПЛИС, в которой выставить пины так, что бы окружение потребляло как можно меньше (ну если есть pullup, то в 1 и т.д.), посмотреть выводы самого устройства - висящих в воздухе входов быть не должно.
3. 4 В на пинах может быть из-за конструкции выходного буфера, когда он делается не на p и n канальных транзисторах, а на двух n канальных. Правда при этом может подтекать входной буфер схемы или окружение ПЛИС.
4. Температуру мерили в рабочих условиях (на частоте) или в статике? Какая частота? Какая температура в статике? Какая температура с "пустой" прошивкой ПЛИС?
А так вообще для одинаковых условий разброс температуры великоват. ИМХО.

Да, кстати, токи по выводам ПЛИС не текут?
Andrew Su
[quote name='Tashka' date='Jan 17 2009, 19:04' post='531539']
...Вот поэтому-то и прошу помощи-может кто знает, где можно найти программу, прошивку для отключения всех макроячеек микросхемы и подкючения всех выводов к GND. Потому что микросхема похоже потребляет и в стертом состоянии. Чтобы убедится, что виной всему ПЛИС, а не периферия, надо бы отключить микросхему.
/quote]
Добрый день.
По поводу "найти программу, прошивку". К сожалению ее найти нельзя.
Но любую, допустимую для вашего конкретного включения микросхемы тестовую прошивку, может при желании создать разработчик.
Допустимую потому, что, например выводы микросхемы, которые являются входами, нельзя принудительно подключать к GND,
чтобы не было конфликтов. А выходы и незадействованные выводы (в рабочем проекте), в тестовой прошивке могут быть
программно подключены к т.н. программной земле(PGND). Эта опция задается в свойствах процесса Implement/Fit в САПР Xilinx.
В файле отчета <имя проекта>.rpt после выполнения Implement, можно найти сведения об использованных ресурсах микросхемы,
в том числе об использовании выводов, с расшифровкой:
PGND = Unused I/O configured as additional Ground pin
TIE = Unused I/O floating -- must tie to VCC, GND or other signal
Надеюсь, Вам удастся договориться с разработчиком.
Можно еще, конечно, если позволяет монтаж, стереть микросхему и поднять выводы питания.
Tashka
Цитата(dvladim @ Jan 17 2009, 21:51) *
1. У меня складывается впечатление, что вы измеряете ток не для ПЛИС, а для всего устройства. Это так?
2. Недурно было бы посмотреть ток в статике. Надо сделать прошивку для ПЛИС, в которой выставить пины так, что бы окружение потребляло как можно меньше (ну если есть pullup, то в 1 и т.д.), посмотреть выводы самого устройства - висящих в воздухе входов быть не должно.
3. 4 В на пинах может быть из-за конструкции выходного буфера, когда он делается не на p и n канальных транзисторах, а на двух n канальных. Правда при этом может подтекать входной буфер схемы или окружение ПЛИС.
4. Температуру мерили в рабочих условиях (на частоте) или в статике? Какая частота? Какая температура в статике? Какая температура с "пустой" прошивкой ПЛИС?
А так вообще для одинаковых условий разброс температуры великоват. ИМХО.

Да, кстати, токи по выводам ПЛИС не текут?

dvladim
1 Мы действительно замеряем ток для всего блока, либо для отдельной платы, на которой находится ПЛИС, подпаивыя амперметр на отдельные контактные площадки. Но исследования приводят нас к тому, что основную долю тока потребляет именно ПЛИС.
2 я тоже считаю что это недурно. Надеюсь, что и разработчики согласятся со мной и с Вами
4 температуру мерили в статике. У нас маленькие частоты так что на потребление это не сильно повлияет согласно формуле, приведенной в datasheet на ПЛИС.
Как Вы подразумеваете замерить токи, текущие по выводам ПЛИС? Это вообще реально?


У нас тут другая фишка вскрылась-в "хорошем" канале партия микросхем 2006 года, а в "плохом" 2007. Может быть кто знает, как часто Xilinx меняет технологию производства микросхем, в частности данного семейства. Чем могут отличаться микросхемы разных партий, могут ли быть внутри кристалла серьезные изменения в структуре-укрупнения или уменьшения ячеек, их перестановка? Я где-то читала, что при переходе с 0.6 микрон на 0.5 у пользователей данных микросхем были проблемы. Если программа прошивки создавалась под микросхемы прошлых лет и отрабатывалась на микросхемах старых партий, то ведь сейчас хоть и незначительное изменение в структуре кристалла может привести к тому что прошивка произойдет некорректно и система будет находиться не в оптимальном режиме. Может кто-нибудь с таким сталкивался?
dvladim
Цитата(Tashka @ Jan 19 2009, 23:50) *
Как Вы подразумеваете замерить токи, текущие по выводам ПЛИС? Это вообще реально?

В зависимости от окружения ПЛИС. Если на ноге стоит последовательный резистор - элементарно. Можно еще измерить нагрузочную характеристику вывода и измерять уход лог. 0 или лог. 1.

Это все нужно для того, что бы понять течет ядро схемы или просто нагрузка такова.
Andrew Su
Добрый день
По поводу "плохих" и "хороших" партий. Такое встречалось в практике применения 9500. Не могу сейчас точно сказать по дате выпуска и характеру
проявлений плохой работы, но точно помню, что микросхемы из плохой партии отличались способом нанесения маркировки надписей на корпусе.
Маркировка была нанесена не лазером, а краской. Подозреваю, что эта партия была или из отбракованных, то-ли сделанная на "левом" производстве. Если смогу точно узнать другие отличительные черты микросхем - сообщу.
По моему мнению в кристаллах разных партий вряд-ли могут быть серьезные изменения в структуре-укрупнения или уменьшения ячеек, их перестановка.
Удачи
Tashka
Цитата(Andrew Su @ Jan 20 2009, 09:36) *
Подозреваю, что эта партия была или из отбракованных, то-ли сделанная на "левом" производстве.

Из отбракованных?как же они могли попасть в продажу?такое бывает?уже случалось?казалось Xilinx так следит за своей продукцией.
А что значит средняя буква в маркировке HQ208AEM0633. Ещё есть амм. location code-это что?страна?какая зашифрована под е и под м?интересно бы было знать конкретную расшифровку, не только что это location or geometrical code
sazh
Цитата(Tashka @ Jan 22 2009, 18:29) *
Из отбракованных?как же они могли попасть в продажу?такое бывает?уже случалось?казалось Xilinx так следит за своей продукцией.
А что значит средняя буква в маркировке HQ208AEM0633. Ещё есть амм. location code-это что?страна?какая зашифрована под е и под м?интересно бы было знать конкретную расшифровку, не только что это location or geometrical code

Xilinx конечно же следит за своей продукцией. И некондицию наверно сдает в утилизацию. А дальше - уже от вашего дистрибьютера зависит.
Где покупает.
Надежные контрагенты - это забота вашего отдела закупки.
Работоспособность узла - забота разработчика этого узла. Ведь при его сдаче по ТУ там наверно токи потребления прописаны.
Вот и спросите у разработчика, почему такой разброс и несоответствия по ТУ.
А если хотите собой разработчика подменить, поставьте пакет разработки, и возьмите у разработчика его проект, и вот реакцию пакета на этот проект
изучайте. А тыкаться по плате, имея в наличии только файл прожига, не прочитав даже файла по пинам на это семейство от фирмы производителя - дело неблагодарное.
Tashka
sazh Я очень извиняюсь за свою неосведомленность и то, что ранее не обратила внимания на Ваше "рапорт пакета по подключению каждого пина кристалла"...Но почему-то я не сталкивалась с такими рекомендациями. В datasheet есть общее описание, и, насколько я понимаю, у меня есть несколько видов выводов: питания, GND, глобальные(которые также могут использоваться как либо входы, либо выходы, но в моем проекте не используются) и непосредственно пины ввода-вывода(которые конфигурируются программно и то чем они будут входом или выходом тоже задается программно).
И еще я искренне за Вас рада, что Вы занимаетесь только узко своим занятием, выполняете свою работу и не вмешиваетесь в дела комплектации и других служб. У нас инженер на производстве должен быть осведомлен по большинству вопросов и я к этому стремлюсь. Пока что это не очень получатеся, потому что Xilinx инфой не особо делится-прям многоступенчатый доступ к секретам, но при этом ты должен свои секреты выдавать....
Tashka
Давно я тут не была...Приветствую всех!
Для общего развития шуршала по инету-наткнулась на такую вещь:
JEDEC Files for Blank XC9500 Devices
------------------------------------

The XC9500 5v CPLD family does not support a self-blank-check
operation. However, a "verify" using a "blank" JEDEC file
may be performed to accomplish the same function as a
blank-check.

The files included in this archive are "blank" JEDEC files
that can be used to verify that a given XC9500 device is blank.

For the XC9500 5v CPLD family, a verify operation is significantly
quicker than an erase operation. Verifying that a device is blank
will allow you to skip erase for parts that are already blank. (All
parts are shipped blank from the factory.) This optimization can
provide huge improvements in overall in-system programming time
in production environments especially on automated test equipment.

SVF files that contain the blank-check (verify) vectors for the
XC9500 devices in single device scan chains are also included in
this archive. For multi-device scan chains, you will have to
generate custom SVF files that correspond to your scan chain
using JTAG Programmer with the "blank" JEDEC files.

Так похоже на мою мечту о создании пустого файла, после программирования которым ПЛИС не будет потреблять. Так ли это, господа разработчики? Я даже уже пыталась помучить свою ПЛИС и попытаться прошить этим файлом, но на этапе загрузки файла в буфер программатора IMPACT выдал, что данные несогласованные, что файл косой и нажала на отмену. Может IMPACT у меня старый для этого файла - 8.1 версия?
rezident
Когда рассказывают о таких чудесах, то даже хочется их увидеть самому вживую. biggrin.gif Вот только XC95288 у меня нет, есть XC9572. В принципе могу провести измерения потребления кристалла после стирания и после загрузки какого-нибудь проекта. Аппроксимировать результаты эксперимента в применении к вашей ситуации сами сможете? Или мне не стоит этим заморачиваться?
rv3dll(lex)
а чего чудесного - иногда перепродавци перестраховываются и прошивают микросхемы на пробу. в этом случае на выводы попадают лог уровни и впаянная микросхема коротит выход на внешнюю схему. При таких экспериментах с макс 3000 а попадали даже в такую ситуацию, что невозможно запрограммировать. пока дорожки не отрежешь.
rezident
Цитата(rv3dll(lex) @ Feb 6 2009, 18:49) *
а чего чудесного - иногда перепродавци перестраховываются и прошивают микросхемы на пробу.
Чудесами я считаю тот факт, что даже принудительно стертые кристаллы (после стирания, но еще до прошивки) имеют разное потребление.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.