Цитата(asdf @ Jun 24 2005, 21:10)
Для одного устройства делал подобное. Если не смущает параллельное соединение то можно поставить 20шт АП362А
Смущает меня такая куча транзисторов, особенно топология ее размещения- если не уходить в 3D ( городить этажерку) то непонятно, как выдержать одинаковую задержку между параллельными каскадам. В принципе я бы мог набрать выходные каскады из BFG135, но совершенно не представляю себе топологию такого решения.
Цитата(asdf @ Jun 27 2005, 09:38)
Сгоряча насоветовал всякой фигни, но по трезвому раздумью задача далеко не тривиальная. Как я понимаю она примерно такая: сигнал по LVDS каналу поступает на приемник, далее в диф форме, но с TTL уровнями на две комплементарные регулируемые задержки и далее на два силовых активных полумоста. Если задержки установлены одинаковые то сигнал с LVDS входа до выходов мостов доходит одновременно с задержкой, например, T
изменяя времена задержек получаем изменение на выходах моста относительно T +-dT.
Глобальная задача- функционально повторить импульсный генератор DG535 от Stanford research, но с большим чмслом каналов и на современной базе ( оригинал собран на старинной ЭСЛ 100 серии), сохраняя его преимущества- наверное до сих пор лучший в мире джиттер для неповторяющихся сигналов и плавная перестройка задержек и длительности импульса.
Каскад задержек- независимый блок- LVDS выходит из FPGA, управляемо задерживаеться и возвращаеться обратно в FPGA. Несколько одинаковых каналов термически соединины и один из них используеться для непрерывной калибровки остальных в цепи DLL.
Драйвер выходного каскада это отдельная песня.
Преход к ТТЛ даже не планировался- медленно, джиттера большие, импульсные мощности неслабые ( для 5В амплитуды). Был вариант на AD9696, но у него слабоват выходной каскад. Пока на AD96685 идет переход на классический ЭСЛ и с него через ЭСЛ буфер драйвиться выходной биполярный каскад.
С полевиками пока ничего неполучаеться - то незакрываються, то открываються с разными временами- точки пересечения дифференциального выходного сигнала смещены- одна вниз, другая вверх.
Понятно, что это проблема драйвера, но похоже что и емкость затвора меняеться весьма сильно и нелинейно ( транзисторы KGF1305T).
Цитата(asdf @ Jun 27 2005, 09:38)
Здесь можно выделить несколько узких мест:
1. Вы хотите получить точность задержки десятки pS, но это накладывает ограничение на длину LVDS канала - с увеличением длины растет джитер что будет приводить к ошибке в задержке.
Угу, но будем стараться сделать получше, а потом померяем нелинейность.
Цитата(asdf @ Jun 27 2005, 09:38)
2.По опыту изготовления подобных устройств имею:
- если задержка регулируетя током на постоянной емкости, то постой генератор тока не проходит т.к. имеет нелинейность 15-20%. Нелинейность менее 1% получается на схеме из десятка транзисторов и нескольких ИМС плюс хорошая топология т.к. любит возбуждаться.
Десяток транзисторов многовато чтото ( если генераторы токов на операционниках). А можно на схемку посмотреть?
Цитата(asdf @ Jun 27 2005, 09:38)
- задержка на варикапах есть мысль интересная, но никогда не пробовал и есть сомнения следующего плана - разброс параметров и характеристик + температурный дрейф?
Пока забросил эту идею, т.к вылезло высокое напряжение для управления варикапами.
Цитата(asdf @ Jun 27 2005, 09:38)
- больше подходят цифровые задержки типа MC100EP196 которые имеют малое время на прохождение сигнала `2nS, но одновременно малую полную регулируемую задержу ~10nS. И кроме того относительно плохую линейность
по цифровому коду - значительно более десятков pS.
Хочеться вообще обойтись без ЭСЛ, в крайнем случае применять PECL.
Цитата(asdf @ Jun 27 2005, 09:38)
Я акцентирую Ваше внимание на нелинейности характеристик т.к. она будет приводить к разбалансу измененения задержки dT относительно T.
Отдельный референционный канал для самокалибровки решит эту проблему.
Цитата(asdf @ Jun 27 2005, 09:38)
Кроме того существует проблема времени установки изменения задержки, особенно для варикапов, т.к. для сохранения линейности также как и добротности необходимо управляющий сигнал подавать через резистор большого номинала.
Задержки меняються медленно, главное чтобы небыло долговременных дрейфов ОУ и ЦАПов в генераторах токов.
Цитата(asdf @ Jun 27 2005, 09:38)
И еше одна проблема - наводки от напряжения запуска будут приводить к выбросу на начальном участке пилы.
Начальный участок ВАПа- это вообще черная магия, предпочитаю запускать заранее, в крайнем случае ставлю два компаратора - один на старт, другой на стоп. Или это про варикапы? Тогда это еще один довод в пассив данной схемы.