Здравствуйте. Мне нужна ваша помощь. У меня проект с пятым виртексом и двумя памятями DDR2 SDRAM. Я сгенерировал с помощью MIG 2.3 два контроллера. Но при синтезировании в отчете об синтезировании пишет, что я использую 180% bonded IOBs. Кто сталкивался с подобным, как избежать данную ошибку?

сколько bit Data Bus ?
возможно указали одинаковые банки. при генерации втрого ядра нужно как минимум добавить в список резервированных выводов, те что используются в первом.

Data Bus - 64

банки разные, это первым делом проверил
да и ошибка проявляется на этапе синтезирования. никто с таки не сталкивался? может кто-то в своем прокте использовал два контроллера, расскажите как вы их создавали?

Не знаю на сколько правильно ли я поступил, но поставил ""Add I/O buffers"" в NO и все заработало. Правильно ли я сделал?