Необходимо ускорить обработку прерывания,частоту контроллера поднять нельзя ,критично энергопотребление.
В aduc 845 в регистре ON-CHIP PLL есть бит быстрой обработки прерывания FINT Fast Interrupt Response Bit.
Set by the user to enable the response to any interrupt to be executed at the fastest core clock frequency.
При включении данного бита частота ядра при обработке прерывания повышается до максимума т.е 12,58Мгц,но у меня рабочая частота ядра в 3 раза меньше.
Вопрос: 1.что будет с тактированием последовательного интерфейса UART и SPI если по ним идёт обмен
2.Время захвата PLL при включении питания 300мс ,а какое время нужно для установления стабильной частоты при использовании этого бита.
Как я понимаю при использовании данного режима "поплывут "частоты UART и SPI так ли это ?

Если это еще актуально, или еще кому-нибудь поможет,
то при установленном бите FINT при входе в прерывание процессор обнуляет биты CD2, CD1, CD0,
которые отвечают за деление частоты после PLL, и восстанавливает их при выходе из этого прерывания,
поэтому PLL не требуется время на перезахват частоты.
Но судя по тому, у вас частота ядра в ТРИ раза меньше чем максимальная,
вы, для ее понижения, не использовали биты CD2, CD1, CD0.
Если все они равны 0, то в прерывании частота ядра останется прежней.
На счет того как поведут себя частоты UART и SPI, то есть надежда, что они не изменяться,
поскольку это не описано в списке аномалий процессора.
Однако в этом списке аномалий сказано, что, если значения поля CD[2..0] установить меньше 3,
то ухудшаются шумовые свойства АЦП, правда, непонятно насколько сильно.

Видимо в PLL в ядре всё-таки на выходе счётчик стоит.Надо будет ради интереса проверить почитать биты,а то я от некоторых мулек в программе отказался ,в силу ограниченности мощности питания-может зря.