Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: широкополосный АЦП с интерфейсом ethernet
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > Все остальные микроконтроллеры
castle
уважаемый умельцы подскажите плиз где найти инфу про такое чудо (схемы, реализация) желательно на русском
Буду очень признателен
Rst7
Огласили бы полосы требуемые и разрядность.

Вообще, задача разбивается на 2 части - собственно АЦП - выбираете по необходимости, исполняете обвязочные цепи согласно рекомендациям производителя, и передача через эзернет - чтобы не было большого гемороя, делаете на FPGA (а то и на CPLD) создаватель UDP-пакетов с широковещательными MAC и IP-адресами и отправляете их в порт. Это так, чтобы попростому и побыстрому.
castle
Цитата(Rst7 @ Feb 25 2009, 13:35) *
Огласили бы полосы требуемые и разрядность.


динамический диапазон преобразования - не менее 40 дБ, ширина полосы пропускания по уровню -3 дБ - 12 МГц.
номинальный уровень входного сигнала - 1 В. Питание от сети 220 В.

вот собственно требуемые характеристики.
castle
подскажите, а есть ли микросхемка готовая какая-нибудь которая сама формирует udp-пакеты и отправляет их дальше?
и как её можно привязать к АЦП?
Rst7
Цитата
вот собственно требуемые характеристики.


Грубо говоря, это 8 бит с частотой дискретизации мегагерц в 100. Вас устроит? Правда, такой поток лезет только в гигабитный канал.

Цитата
подскажите, а есть ли микросхемка готовая какая-нибудь которая сама формирует udp-пакеты и отправляет их дальше?
и как её можно привязать к АЦП?


Любая подходящая FPGA. Правда, цена будет более чем кусачая.

Может, надо какую-то предварительную обработку рядом с АЦП организовывать с уменьшением количества передаваемых дальше данных?
castle
Цитата
Правда, такой поток лезет только в гигабитный канал

поток можно урезать до 100 Мбит
Цитата
Правда, цена будет более чем кусачая

Цена не важна
Цитата
предварительную обработку рядом с АЦП организовывать

все данные с ацп нужно передать полностью
Rst7
Цитата
поток можно урезать до 100 Мбит


Тогда при 8мибитном разрешении максимум можно надеяться на частоту дискретизации 10МГц. Никакой полосы в 12МГц не будет.
castle
10 МГц устраивает. Просто 12 было взято с большим запасом

и ещё вопрос.
Микросхему FPGA нужно программировать или есть уже готовые?
Rst7
Цитата
10 МГц устраивает. Просто 12 было взято с большим запасом


10МГц будет частота дискретизации. А отнюдь не полоса (она будет намного уже).

Цитата
Микросхему FPGA нужно программировать или есть уже готовые?


Нужно программировать.
castle
спасибо БОЛЬШОЕ!

пойду искать проекты...
vvs157
Цитата(castle @ Mar 9 2009, 18:20) *
спасибо БОЛЬШОЕ!

пойду искать проекты...
Абсолютное большинство готовых устройств с подобными характеристиками делается с буферной памятью "на борту" с последующим "спокойныйм" сливом по сети так как принять 100 Мбит поток без задержек не очень простая задача. На ОС общего назначения и даже на самых современных компах (не с ОСРВ) может и не решаться вообще.
agafon
а не дешевле и разумней ли использовать какой либо мк (типа ARM какой-нибудь)+ микросхему PHY? По-моему так будет лучше.... или я не прав?
defunct
Цитата(agafon @ Apr 5 2009, 22:10) *
а не дешевле и разумней ли использовать какой либо мк (типа ARM какой-нибудь)+ микросхему PHY? По-моему так будет лучше.... или я не прав?

Подходящий под задачу ARM будет не на много дешевле.
Насчет разумней.. для единичного изделия не все ли равно что ставить? Ы?
Думаю тут самый разумный вариант по железу (раз цена не важна как говорит автор) - обычный PC с платой видеозахвата.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.