Цитата(elektronshik @ Feb 21 2012, 14:25)
Здравствуйте. Задумал вот сделать еще один клон V8, перечитал всю тему, и был озадачен вот чем:
По схеме
ourdev_481947.pdf выходит что отключить выходы от таргета невозможно (PA9 служит для переключения JTAG/SWD), транзистор Q2 можно было заменить незадействованным элементом в 74LV125, если вообще эта схема имеет смысл, хотя в инетах более распространена.
Схема имеет смысл. Низким уровнем PA9 подключаем на выход все сигналы JTAG (J_TRST, J_TDI, J_TMS, J_TCK), т.е. разрешаем работу драйвера 2 U1 (LVC16T245), высоким уровнем PA9 отключаем их и подключаем сигналы SWD (двунаправленный SWDIO - тут J_TMS и SWCLK - тут J_TCK), т.е. разрешаем работу драйвера U3 (LV125). Высокий уровень сигнала PA4 служит для запрещения выхода 3Y LV125, что фактически означает работу SWDIO на вход.
Ну а c PA9N, PA4A, инвертором на транзисторе Q2 и резистором R10 наворотили так потому, что хотели на одной микросхеме U3 организовать и выходной драйвер сигналов SWD и логику переключения SWDIO на ввод. Это достигается только в случае когда PA9 = 0 и PA4 = 1.
Хотя, согласен, с транзистором Q1 китайцы "недомудрили"
. Логика введения этого инвертора и одновременно преобразователя уровней понятна. Хотели согласовать внутренний уровень 3,3В с внешним питанием таргета VT (от которого питается LV125) для сигнала PA9. Но тогда нужно было бы согласовывать и уровни PA13, PA14 и PA4. А они этого не сделали. Если посмотреть паспортный минимальный уровень "1" на входе LV125, то он равен 0,7VT, т.е. 3,5В при 5В питании, а тут питание 3,3В. Работает, конечно, в большинстве случаев и для 5В питания таргетов, но "китайщина". Segger там, наверное, желчью исходит, наблюдая такие схемы под своим брендом
Ну а поскольку все равно криминал, то зачем же чистоплюйством заниматься и правильный уровень PA9N формировать на транзисторе? Почему бы не задействовать свободный гейт LV125? Я при переделке старенького Jet5Link в J-Link8 так и сделал.
Нажмите для просмотра прикрепленного файлаЦитата(elektronshik @ Feb 21 2012, 14:25)
По
ourdev_481293.pdf, вроде предполагается что PA4 и PA27 служат для разрешения сигналов SWDIO(PA13) и SWCLK(PA14) через буфер 74LV125 в случае выбора интерфейса SWD. Если же выбран JTAG, то сигналы TMS и TCK передаются с тех же выходов PA13 и PA14, только через буфер SN74LVC16T245. Остается возможность программно отключить все выходы от таргета. Получается логично.
В общем, по какой, все таки, схеме правильно включать буфер 74LV125 для прошивки V8?
здесь тоже интересовались.
У меня сложилось впечатление, что схема ourdev_481293 какая то исследовательско-хакерская. Там вроде бы и есть возможность отключать вывод J_TCK сигналом PA27, но кто его знает для чего еще этот сигнал Сеггер может применить... В результате J_TCK от LVC16T245 и LV125 конфликтовать начнут Ж8-О. В outdrev_481947 такая ситуация исключается. Кроме сигнала PA27 в этой схеме еще отсутствуют PA24, который вообще непонятно какого хрена висящим резистором R3 заканчивается...
Хотя, конечно, есть в ourdev_481293 и плюсы. Добавлен DIP-переключатель S1 для более корректной заливки firmware... однако и тут экспериментируют с подтяжкой 1,5к USB. Такое впечатление, что еще не определились что серийно выпускать. И номер опять таки 481293 < 481947, что указывает на лучшую исследованность последней. Я лично рассудил так, что лучше пользоваться проверенным и не так зависящим от Сеггеровских программ вариантом.
Цитата(elektronshik @ Feb 21 2012, 14:25)
И правильно ли я понял что в V7 линии PA4 и PA27 служат непосредственно для передачи сигналов SWDIO и SWCLK, а в V8 только для включения буферов?
хм... вот вытащил с китайского форума
Код
V7: PA4 и PA27 используется для реализации функции SWD, который означает, что режим v7 SWD осуществляется непосредственно в порт 7s64 ввода-вывода.
V8: SWD прирост населения интерфейса схем, но интерфейс не PA4 и PA27, но и Jtag рот общей PA13 и PA14.
Для 74LV125 время PA4 и PA27 контроллер OE штифт.
-т.е в пользу ourdev_481293.pdf
Поскольку в V7 драйвера 74LV125 нет, а сигналы SWD чем то формируются, то, наверное, вы поняли правильно. В V8 (ourdev_481293) PA4 и PA27 идут на выводы OE4 и OE3 LV125. Поэтому использовать их иначе как для включения буферов не получится.
Цитата(elektronshik @ Feb 21 2012, 14:25)
P.S.
Был тут разговор про то что буфер 74ALVC164245 включен "с точностью до наоборот". Может быть потому что в схеме предполагалась именно
SN74LVC16T245, у которой и VCCA и VCCB 1.65 - 5.5 V.
Это как раз мой вариант Jet5Link Ж8-О! Понятно, почему китайцы его перевернули. 74ALVC164245 - микросхема ТОЛЬКО для трансляции 3,3V<->5V. Питание VCCA=2,3...3,6V, VCCB=3...5,5V. Китайцы решили, что таргеты 2,5В и 3,3В более восстребованы, чем 3,3В и 5,5В. Поэтому перевернули стороной A к таргету. И никто не знал, что попробуй он продебажить 5-вольтовые АРМы, так его китайский J-Link накрылся бы медным тазом. Т.е. 5В-вольтовіе STR7xx, Nuvoyon-овские кортексы и т.д. и т.п. таким девайсом дебажить нельзя! Есть вероятность, что эмулятор сгорит, т.к. он может выдержать максимальное напряжение только VT=4,6В (максимально допустимое VCCB=4,6В).
Кстати, я хоть и не немец, все же знай заранее схемотехнику этих китайских подделок под Segger наверное не покупал бы свой Jet5Link, а потратил бы чуть-чуть времени чтобы довести их до нормальной кондиции,. Один транзистор Q1 в центре схемы с прямым управлением базой от PA20 чего стоит. Зачем такое насилие над МК? Резистора жалко? Махровая китайщина Ж8-О.
Я говорю Вам то, о чем прочитал в даташите на контроллер и что наблюдаю в действительности при работе с семейством АТ91SAM
