На dedicated пины завёл LVDS клок (Cyclone II), а как его к PLL прицепить не пойму. На входе то 2 пина (N,P) а к PLL (altpll) подключается один. Пробовал altlvds, но для него тоже нет дифф. контакта на входе.

В проекте создается один пин и подключается к пину P, пину присваивается стандарт LVDS в Assignment>Pins.

А как добавить Столбец "Differential Pair"? (он виден на картинке), в Customize Columns его нет.
Вижу ещё в Resource Property Editor свойство DIFFERENTIALIN, но оно не устанавливается (стоит Disconnected).

Ещё проблема, не даёт назначить diff рядом с обычным IO, это как победить?
Error: Non-differential I/O pin SDRAM_D[13] in pin location AA12 and pad 190 too close to differential I/O pin CLK_FREERUNP(n) in pin location V12 and pad 188 -- pins must be separated by a minimum of 5 pads

В принципе этого можно и не делать - достаточно подключить положительный пин и сказать, что его стандарт ввода-вывода дифференциальный: он подцепит второй пин сам.


IMHO только так, как он советует - разнести дифференциальный пин и не дифференциальный.

В вашем случае лучше поступить как посоветовал DmitryR.
В частном же случае(например, Non-differential I/O pin статические) можно не разносить(Альтера это разрешает).

ОК, благодарствую, с подключением понял. Anatoliy а как подавить-то проверку diff рядом с обычным IO? "(Альтера это разрешает)", Fitter не проходит.

http://www.altera.com/support/kdb/solution...52003_3407.html
Однако всеж прочитайте внимательно: там написано, что это на самом деле можно делать только со статическими пинами, а вы собираетесь так поступить с данными SDRAM, у которых частота - несколько десятков мегагерц. Это может и не заработать, хуже того - вы можете поймать плавающую ошибку, очень трудную в обнаружении.

Не пользовался, но может это как раз оно - quartus/ libraries/ primitives/ buffer/ alt_inbuf_diff компонент - на его входы 2 пина, выход на pll.

Да установить Toggle Rate помогло.
Теперь ругается на VCCIO setting, хотя все пины в этом банке имеют I/O Standart - 2.5V.

Посмотрел Device and Pins Oprions > Voltage: VCCIO bank voltage. - для Cyclone не ставиться.
VCCIO setting для каждого банка где-то надо ввести?

Error: Pin REFCLK(n) is incompatible with I/O bank 5. It uses I/O standard LVDS, which has VCCIO requirement of 2.5V. That requirement is incompatible with bank's VCCIO setting or other output or bidirectional pins in the bank using VCCIO 3.3V.
Info: Pin MB_AD[0] in I/O bank 5 uses VCCIO 3.3V

Блин, вы бы хоть читали внимательно, что вы пишете. Если по смыслу MB_AD[0] должен использовать стандарт 2.5V - так на нем конкретно и проверьте что такое стоит что получается 3.3. А если этот пин должен быть 3.3 - то не надо писать, что "все пины в этом банке имеют I/O Standart - 2.5V".

Извиняюсь, не полностью сформулировал.
В том то и дело MB_AD[0] в Pin Planer стоит 2.5V. А ругается что его VCCIO 3.3V.
Если в Device and Pins Oprions > Voltage: Default IO Standart поставить 1.5V то пишет
Info: Pin MB_AD[0] in I/O bank 5 uses VCCIO 1.5V.

Вопрос - как задать VCCIO для каждого банка? Quartus ведь не знает что я на пины VCCIO1.. VCCIO8 подал.

Нет, вопрос все же в том, какой СТАНДАРТ I/O, а не какое напряжение стоит на MB_AD[0]. Если этот стандарт не LVCMOS 2.5 и не SSTL2 - будет ругаться, хоть что вы поставьте в напряжение.