Параллельно шинам данных, адреса и управления процессора (RM9200) кроме SDRAM через 50 ом подключен FPGA Циклон2. В результате при инициализации SDRAM если в Циклоне нет прошивки старт проходит штатно. Стоит в Циклон залить любую прошивку, даже все выходы в высокоимпедансном состоянии - инит SDRAM даёт ошибку. Если память мне не изменяет, я здесь читал про подобный способ включения с успешными результатами, но поиском найти не могу. С интересом выслушаю мнения по вопросу - каким образом заставить указанную связку заработать без сбоев.

Можно пояснить, что скрывается за данной фразой?

Симптомы следующие: при старте загрузчика из флэшки основная программа виснет после обращения к sdram, при работе через jlink тесты памяти показывают ошибки.

Вполне рабочая связка. Вопросы:

1. Если в циклоне нет прошивки - то все работает (т.е. выходы в Z) ?
2. Если там есть прошивка - то глюк ?

Ответ понятен ?

Циклон после старта должен держать свои ноги (относящиеся к общей шине) в hi-z. А так наверно у Вас конфликт возникает.

udalov,


> 1. Если в циклоне нет прошивки - то все работает (т.е. выходы в Z) ?

да

> 2. Если там есть прошивка - то глюк ?

да

> Ответ понятен ?

нет, потому что даже если выходы Циклона программируются в Z состоянии всё равно сбой.



DeadMoroz,

Должен, только до момента init_done=0, это составляет ~250мс с момента подачи питания. Арм стартует после того как сработает супервизор ресета, т.е. ~1с. Какой конфликт возникает? - вот этого я как раз и не понимаю. Емкость пина Циклона 6пФ, соединение с памятью и армом через 50 ом резистор. Не должно быть никаких конфликтов, но тем не менее проблема имеется.

Тогда надо их искать. Тупо, осциллографом по всей шине.

Да, а питание не страдает после загрузки FPGA?

aaarrr,

> Тогда надо их искать. Тупо, осциллографом по всей шине.

Ищу, пока безрезультатно.


> Да, а питание не страдает после загрузки FPGA?

Вроде бы нет. Канал 1 init_done Циклона, канал 2 питание.

Кстати, 50 Ом - не многовато ли?, или Вы моделировали?
И какого характера ошибки СДРАМ? есть закономерность?

Не моделировал, а макетировал. Чего там моделировать-то? Закономерности пока не понял, инит не проходит если циклон стартует первым. Если заливать циклон после полной инициализации sdram армом, то работающая программа арма виснет при обращении к памяти.

Mojet i ne po teme no glyan'te chto u Vas tam s IO standartami u Ciclona.