Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: GPIF vs. Slave FIFO для FX2LP
Форум разработчиков электроники ELECTRONIX.ru > Интерфейсы > Форумы по интерфейсам > RS232/LPT/USB/PCMCIA/FireWire
mikeT
Исходные данные:

Мы разрабатываем систему, в которой поток данных будет передаваться в реал-тайм через FX2LP на Хост. Перед FX2LP (по пути следования данных в сторону хоста) стоит достаточно "толстая" FPGA, которая будет играть роль "интеллектуального буфера" между источником данных и FX2LP (к ПЛИС еще подключена память, так что с буферизацией все можно сделать как захотим).

Предполагается, что FPGA будет "рулить" процессом - передавать готовые данные в FIFO FX2LP, формировать диаграмму и т.п. В таком случае, как мне кажется, использование GPIF не имеет преимуществ перед вариантом Slave FIFO (в синхронном режиме). Требуемая скорость передачи - 24-35 МБайт/c. Режим - Bulk.

Вопрос:
Есть ли какие-нибудь преимущества у GPIF для данного случая? Как я понял, это очень хорошая вещь для работы с "жесткой" перефирией - АЦП, процессоры и т.п. Но для случая, когда у нас стоит FPGA вроде бы никаких преимущетсв не видно. Скорость? Если режим синхронный, так, похоже то-же самое.

Кроме того, физически, что GPIF, что Slave FIFO режимы, используют почти тот же самый набор сигналов, так что можно при необходимости попробовать альтернативный вариант.

Что скажут практики? Я пока лишь "теоретик" rolleyes.gif
dinam
Когда я выбирал какой интерфейс использовать, то против GPIF выплыло следующее. Нашел пару косяков в программе для создания файла использования GPIF, правда для другой микросхемы, для этой не пробовал. Старшие товарищи рассказали о глюке который они поимели при работе с GPIF. В общем мне значительно проще оказалось применить Slave FIFO в синхронном режиме.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.