День добрый.
Есть разработка на основе Spartan 3A. Требуется провести порядка 100 дифференциальных пар. Возник вопрос к тем, кто работал с данным ПЛИС: на сколько точно имеет смысл выравнивать трассы? Например, к одному разъему, в грубом приближении, длина трасс колеблется от 40 мм до 55 мм для разных дифпар. Какой разброс, проверенный практикой, не будет критичным - 1 мм или 5 мм или еще какой другой?
Понимаю, что в идеале длина одинаковая, но хочу понять, чем реально можно пренебречь.
Заранее благодарен.

А какие частоты, какие тайминги сигналов на парах, какие вообще это сигналы? Без этого вопрос ни о чем...

надо полный даташит, и там смотреть данные, к примеру у меня на TMS320dm6467 всё расписано. вполть до на сколько могут отличаться цепи шин.

Я понимаю, что на основе тайминга надо делать расчет, но сейчас на руках нет параметров, с которыми работает плата. Поэтому и спросил, кто работал с данной микросхемой, какие реально условия закладывали для нужного результата и как в итоге все заработало в готовой плате.
К сожалению, в основном даташите я не нашел рекомендаций, нашел большой для серии Spartan, копаюсь, пока не нашел.
Пока планирую в пределах одного разъема выравнивать в пределах 1 мм.

С таким подходом - успехов.

Можно попробовать на основе risetime, в даташите его нет, зато есть на графике IBIS модели. У спартана оно в районе 1ns,
и если рассматривать рассогласование в диффпаре как stub для обычной трассы, то есть такое правило Len(дйюмы)< RiseTime(ns)/5
Тогда грубо рассогласование в диффпаре не должно быть больше чем 1/5=0.20inch или 25*0.2 = 5мм
Конечно шаманство, но в большинстве случаев должно сработать для спартана.

Спасибо за подсказку.

Это для пары внутри. А изначальный вопрос был о



т.е. речь о выравнивании пар между собой. Но если сигналы по разным парам не связаны между собой, что в случае с FPGA очень даже вероятно, выравнивание просто не имеетсмысла. Выравнивать нужно какой-то интерфейс, но нужно знать какой. Плюс к тому пока вроде нет интерфейсов, использующих сотню диффпар, максимум PCI-E-16, но и там их только 32. Так что надо копать вопрос, а потом его задавать.

Есть сетевой интерфейс, в сумме 8 дифпар (2 разъема), частота работы задана 256МГц, фронты сигналов на уровне 1нс. Закладываю разницу для разных дифпар 2мм. Остальные работают на частоте 64МГц, фронты на уровне 5нс. Закладываю разницу в 5 мм.

Как уже отмечалось выше недостаточно информации для реальных советов, посему (как ПЛИС'овик разводящий свои платы) укажу на пропущенные моменты:
1. Вы не указали назначение линий: ни интерфейс ни направление передачи сигнала
а) для пар, которые являются входными для Spartan-3A - в ПЛИС во входных каскадах есть элементы управляемой задержки, их можно использовать для некоторой компенсации разности длин проводников - проконсультируйтесь у Вашего ПЛИС'овика что он сможет сделать для выравнивания задержек распространения сигналов.
б) для линий, которые являются выходами ПЛИС - совсем не понятно куда они идут - это тоже очень авжная информация.

2. Как-то выпало из рассмотрения куда собственно идут линии после разъема ?
Если пары удут через другую плату разработанную Вами же, то тогда имеет смысл выравнивать не длины проводников на одной плате, а длины проводников во всём тракте прохождения сигнала,.. и если на том конце стоит ПЛИС, то тоже можно еще и в её входных каскадах выставить компенсирующую задержку.

3. Вообщето есть еще они вопрос - главный: "А надо ли вообще выравнивать ??!" - ответ на него может дать моделирование в Hyper Linx или в аналогичных средах. Оцените задержку сигнала при Ваших параметрах PCB и трасс дифференциальных пар, потом проконсультируйтесь с тем же ПЛИС'овиком - а насколько получившиеся разбеги фронтов для него критичны. Так может стать, что после этого моделирования появиться желание сделать clock линии более длинными, или наоборот более короткими - но это уже решать не разводчику, а схемотехнику и ПЛИС'овику (если это не один человек). А может и вообще делать ничего не прийдется.

И еще: 100 пар... это же наверное к различным микросхема идет ? Если да, то тогда имеет смысл выравнивать длины только внутри групп пар (т.е. линий идущих к одной микросхеме).