Делаю логический анализатор,использую ПЛИС EPM3128TC100-10,она тактируется кварцевым генератором - на 80 МГц и ивыполняет роль контроллера памяти,связь с ПК осуществляется через контроллер,тактируемый резонатором на 10 МГц.По сигналу с ПК данные начинают быстро заполнять память, а потом должны отправится из памяти в комп.
Подскажите,при чтении из памяти и передачи данных из памяти в ПК ПЛИС от чего должна тактироваться ?Как организовать синхронизацию всего этого процесса?

выкинуть резонатор, поделить 80 в плис и тактировать проц.



зависит от того кто данные качает, а организовать можно как удобно %)

Видится мне вам внешнее фифо здесь не помешало бы. Запись по одному такту осуществлять - чтение по другому. Хотя, возможно, раз у вас данные в памяти лежат обойтись парой регистров с Clk_En, которые будут работать на разных тактах, c соответствующим управлении из CPLD.


если триггеров хватит

тут фифо не надо, коммутировать ноги памяти аппаратно.



ну уж 3 триггера то найдет

А еще вопрос-можно так сделать : при чтении ПЛИС коммутирует линии памяти и контролера таким образом,как схема подключения внешней памяти к контроллеру и сам контроллер уже будет считывать данные и передавать в ПК?

думаю что для логера на EPM3128TC100-10, это единственный вариант. Хотя нужно смотреть на интерфейс вашей памяти и интерфейс контроллера, может быть лучше сделать prefech логику чтения на 80МГц, а писать/читать контроллером по тому же SPI.

рекомендую для начала построить функциональную схему вашей системы, продумать ее и только потом реализовывать.

Спасибо большое,есть над чем подумать .